标签: 逐次逼近

模数转换器……

非线性的影响DongmeiLiElectronicEngineeringDept.,TsinghuaUniversityAdvancedAnalogIntegratedCircuits非线性的影响（续）避免失码与失级的方法：使减法器的满量程输出与第二级的满量程输出相等。即使第二级的满量程参考电压具有与减法器相等的增益误差，这可以通过将第二级的满量程参考电压用一个减法器描述的电路来实现。减小增益，避免失级1Fall,2004DongmeiLiElectronicEngineeringDept.,TsinghuaUniversityAdvancedAnalogIntegratedCircuits循环式两步结构（recycling）VA产生粗略的数字输出，这个输出再由DAC转换成模拟量并由减法器从VA中减掉。在精细转换时，ADC满量程电压必须与减法器的输出相等。为得到合适的细转换，需将……

摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SARADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。本文说明了SARADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SARADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-ΔADC进行了对比。理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比Jul02,2009摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SARADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。本文说明了SARADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SARADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-ΔADC进行了对比。引言逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps(每秒百万次采样)的中等至高分辨率应用的常见结构。SARADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。顾名思义，SARADC实质上是实现一种二进制搜索算法。所以，当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，ADC采样速率仅是该数值的几分之一。SARADC的架构尽管实现SARADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100....00，MSB设置为1)。这样，DAC输出(VDAC)被设为VREF/2，VREF是提供给ADC的基准电压。然后，比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果VIN小于VDAC，则比较器输出逻辑低……

文中提出了一种10位低功耗逐次逼近（Successive-Approximation-Register，SAR）模/数转换器（Analog-to-DigitalConverter，ADC），内部数/模转换网络采用一种新型的电容阵列开关切换方式，通过分段电容阵列、时序初始化和子参考电压来降低能耗，相比传统结构电容阵列的转换能耗减小了97.6%，单位电容数量减小了87%。整个ADC采用65nmCMOS工艺进行设计，当采样频率为50KS/s，输入正弦波信号频率为1.5kHz左右时，ADC的有效位数（EffectiveNumberofBits，ENOB）为9.91位，总功耗低于450nW，面积为136μm×176μm，非常适合植入式生物医疗电子的应用。