tag 标签: 加密系统

相关资源
  • 所需E币: 1
    时间: 2022-2-26 20:55
    大小: 1.63MB
    上传者: czd886
    基于物联网技术的数字化校园网信息安全加密系统
  • 所需E币: 3
    时间: 2022-1-2 11:58
    大小: 190.79KB
    上传者: czd886
    基于FPGA技术的混沌加密系统研究
  • 所需E币: 3
    时间: 2022-1-3 21:40
    大小: 13.65MB
    上传者: czd886
    基于FPGA的混沌加密系统设计与应用研究
  • 所需E币: 1
    时间: 2022-1-3 23:08
    大小: 11.34MB
    上传者: czd886
    基于FPGA和H.265的混沌视频加密系统的设计与实现
  • 所需E币: 1
    时间: 2021-4-8 11:12
    大小: 2.27MB
    上传者: czd886
    基于DSP技术的硬盘数据加密系统
  • 所需E币: 1
    时间: 2021-4-8 11:55
    大小: 1.94MB
    上传者: czd886
    基于DSP+FPGA的多混沌实时视频图像加密系统
  • 所需E币: 1
    时间: 2021-3-14 15:15
    大小: 1.17MB
    上传者: czd886
    基于TMS320VC5402+DSP的信息加密系统的研究
  • 所需E币: 0
    时间: 2020-12-25 16:52
    大小: 1.87MB
    上传者: czd886
    基于Logistic混沌映射的图像加密系统及FPGA实现
  • 所需E币: 1
    时间: 2020-9-16 20:35
    大小: 477.45KB
    上传者: 丸子~
    3DES算法的动态加密系统研究与应用_陈金龙
  • 所需E币: 4
    时间: 2019-12-24 22:55
    大小: 294.64KB
    上传者: rdg1993
    关键词:1-wire,iButton,ibuttons,SHA-1,安全散列算法,加密系统,MAC,安全,质询响应,置信令牌,电子钱包,安全通信,签名加密,认证加密,写页计数器,签名,e-cash,ec1-WireSHA-1概述Jul20,2004摘要:讨论数据安全性时常常比较关注加密方式,而更有说服力、更有价值的方法则是认证。本文介绍了一种直接针对硬件、数据和用户的认证技术,本文对采用该项技术的1-Wire安全散列算法1(SHA-1)器件进行了概要描述,并在文章的最后还给出了其他资料、工具包、实例作为参考,以方便后续的研究和开发。简介安全性是所有数字领域都普遍考虑的一个问题。当大家讨论数据安全性时通常关注的是加密方式,而更有说服力、更有价值的方法则是认证。由于所有的信息和通信都可归结为1和0,因此合法性和认证便成为问题关键所在。本文介绍了一种直接针对硬件、数据和用户的认证技术,本文对采用该项技术的1-Wire安全散列算法1(SHA-1:SecureHashAlgorithm1)器件进行了概要描述,并在文章的最后还给出了大量的其他类型的文件、工具包、实例作为参考,以方便后续的研究和开发(专用术语、命令和代码将用斜体字表示,常用术语请参考应用笔记1099:“WhitePaper4:Glossaryof1-WireSHA-1Terms”。)散列散列是信息的提炼,通常其长度要比信息小得多,且为一个固定长度。加密性强的散列一定是不可逆的,这就意味着通过散列结果,无法推出任何部分的原始信息。任何输入信息的变化,哪怕仅一位,都将导致散列结果的明显变化。,这称之为雪崩效应。散列还应该是防冲突的,即找不出具有相同散列结果的两条信息。具有这些特性的散列结果就可以用于验证信息是否被修改。MACMAC(信息认证代码)就是一个散列结果,其中部分输入信息是密码,只有知道这个密码的参与者才能再次计算和验证MAC码的合法性。MAC的产生参见图1。图1.MAC的产生通过这种方法,系统的参与……
  • 所需E币: 3
    时间: 2019-6-9 09:10
    大小: 922.59KB
    上传者: royalark_912907664
    根据AES算法的特点,从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换,降低算法实现的运算复杂度,采用流水线结构优化关键路径-密钥拓展,提升加密速度,利用FPGA定制RAM(BRAM)预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6xc6vlx240T(速度等级-3)FPGA上实现,结果发现,AES算法共占用1139个Slice,最大频率达到443.99MHz,通量达到56.83Gbit/s,效率达到49.89(Mbit/s)/Slice;然后,对AES算法进行接口逻辑声明,将优化后AES算法封装成自定制IP核;最后,采用基于NIOSII的SOPC技术,构建了一个嵌入式AES算法加密系统,实现了数据通信中的高速加密。