标签: ADC

概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时，采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因，并记录该差异产生对系统造成的影响。 系统数字化简介 项目前端的模拟信号是由PMT或者SiPM加上LYSO探测器产生的整形脉冲波，同时随路产生时间脉冲，这个两个脉冲到达数字化板的时间保持不变，所以可以以时间脉冲为参考检测数字化后的整形模拟脉冲。即数字化脉冲上升沿触发后，固定周期后就可以得到对应的整形脉冲位置。如图1所示，在逻辑上，t1与t2之间的时间间隔在硬件确定后，即已确定，宏观上的差异不会存在纳秒级以上。 图1：模拟信号数字化框图及逻辑时序关系 数字化转换时差展示 这里需要首先明确一个前提，即大转换时差仅存在于AD采样电路中使用了不同型号的ADC。如果使用相同的AD采样电路，虽然存在采样时差，但是差异很小，这时候讨论的不是宏观的时差，而应该是通道之间的skew。 另外，本系统早期使用了AD9288 ADC，中期修改为AD9218，当前升级为AD9633。这里比较的是AD9218与AD9633之间的转换时间差异。如图2所示，即为早期AD9218采集PMT整形脉冲的实际时序关系。 图2：AD9218采集PMT产生的整形脉冲结果 如图2所示，SignalTapII的触发脉冲是时间脉冲信号，时间脉冲触动后，大概10个系统时钟后，整形脉冲被数字化完成并送到了FPGA。SiPM系统的时间关系大致如此，这个时间关系与硬件电路上的布线延时以及线缆连接造成的延时关系不大，因为这里关注的是基于系统时钟（100MHz）周期上的差异。硬件布线、连接等造成的延时基本上达不到时钟周期级别，故可忽略。图3则展示了AD9633采集SiPM后得到的时间脉冲与整形之间的时序关系。 图3：AD9633采集SiPM产生的整形脉冲结果 如上图所示及之前分析，PMT与SiPM硬件电路上产生的时间脉冲与整形脉冲之间时间间隔差异并不大，这个也使用AD9218采样后验证过。而上图使用AD9633采集后得到的这个时间间隔在30个时钟周期，大于图2中的10个时钟周期，差异在20个时钟周期。 数字化转换时差原因分析 通过查看两个ADC的数据手册，发现在流水延迟这个参数上，二者有着很大的不同。AD9218给出的数字输出流水延迟是5个时钟周期，如图3所示中箭头所指。 图3：AD9218正常工作的通道时序 而同样的参数，AD9633给出的是16个时钟周期，所以这里的差异在11个时钟周期。但是，还有9个左右的时钟差异在哪儿呢？ 剩下的9个时钟差异应该来自于FPGA内部，因为AD9218是并行输出，FPGA直接获取AD的输出数字码，而AD9633是LVDS串行输出，FPGA收到后首先需要进行解串，解串LVDS逻辑模块运行周期目前还不明确，需要查看资料确认。 参考 LVDS SERDES Intel FPGA IP User Guide: Intel Arria 10 and Intel Cyclone 10 Devvices. AD9218手册 AD9633手册

ADC_TempSensorVrefintCmd(ENABLE)接口和温度采集及内部参考电压使能的问题，以下是一些建议和可能的解决方向： 一、确认芯片手册和数据表 1. 查阅LM3150的数据表：确保你查阅了正确的LM3150数据表或技术规格书。通常，制造商会提供详细的文档说明每个功能引脚和可配置选项。 2. 搜索相关应用笔记：有时，制造商会发布应用笔记或设计指南，这些文档通常会包含有关如何配置和使用特定功能的详细信息。 二、检查开发环境 1. 确认库文件：确保你的开发环境中包含了所有必要的库文件。有时候，特定的功能需要特定的库支持。 2. 更新固件/软件：如果你的开发工具或IDE有可用的更新，确保它们是最新的。旧版本的软件可能不支持某些新功能。 三、社区和支持论坛 1. 访问制造商的支持论坛：许多半导体制造商都有在线支持论坛，你可以在这些论坛上提问，通常会有其他开发者或制造商的技术支持人员回答。 2. 搜索在线社区：在像Stack Overflow这样的开发者社区中搜索相关问题，看看是否有人遇到过类似的问题并找到了解决方案。 四、替代方法 1. 使用通用ADC读取方法：如果找不到特定的使能命令，尝试使用通用的ADC读取命令来读取温度传感器和内部参考电压的值。这可能需要手动配置ADC通道和采样率。 2. 咨询制造商的技术支持：如果以上方法都无法解决问题，考虑直接联系制造商的技术支持部门。他们可以提供最准确的信息和帮助。 五、示例代码（假设） 虽然我无法提供确切的代码，因为具体的实现取决于你的硬件和软件环境，但以下是一个假设性的示例，展示了如何在一个典型的微控制器环境中使能一个功能： ```c #include "adc.h" // 假设有一个ADC库 #include "temp_sensor.h" // 假设有一个温度传感器库 int main(void) { // 初始化ADC和温度传感器 adc_init(); temp_sensor_init(); // 使能温度传感器和内部参考电压 ADC_TempSensorVrefintCmd(ENABLE); while (1) { // 在这里添加你的主循环代码 } return 0; } ``` 请注意，这只是一个示例，实际的代码会根据你使用的硬件和软件环境有所不同。希望这些建议能帮助你找到解决问题的方法！

概述 我们知道了ALTERA器件的IOE里有DDR寄存器，而且ALTERA提供了DDIO模块供用户可以自动利用这些DDR寄存器。之前我们也探讨了不使用LVDS模块设计高速串行ADC接口原因，本文我们来具体讨论下使用IOE的DDR寄存器设计高速串行ADC接口。 近期有项目需要串行ADC，比如AD9633，替换前期使用并行ADC，比如AD9218. 如果使用ALTEAR的FPGA，可以直接使用厂家提高的LVDS模块来接收ADC的LVDS输出。由于FPGA本身的限制，以及某些需要众多ADC同道应用场合，FPGA无法胜任如此场合，如此才无法直接使用LVDS模块，可以使用迂回方式，即DDIO+移位寄存器来接收高速串行ADC的输出。 DDIO加移位寄存器架构 这里不再介绍什么是DDIO和移位寄存器（shift register），大家可以在ALTERA的开发集成环境Quartus II里找到这两个MegaFunction。 我们知道所谓的高速串行ADC一般包含多个通道，而且符合标准的LVDS接口要求，所以可以直接连接到FPGA的LVDS接口上。一般我们直接在FPGA内实例化LVDS模块来接收ADC的采样数据即可，这在ADC分辨率不高于10bit以及ADC的通道数不多的情况下是非常常见的设计思路。但是基于之前我们分析的原因，我们需要在FPGA内部利用DDIO加shift register来设计该接口，如图1所示。 图1：DDIO加移位寄存器构成的LVDS接收接口设计 如图1所示，这种架构，每个通道需要一个DDIO加两个shift register函数以及PLL来产生快速时钟和慢速时钟（图1所示是一个8bit例子）。我们知道LTM9010当采样频率在100MHz@14bit时，其转换数字输出数据率是1400Mbps，如果采用2-Lane工作模式，那么图1所示的“datain”的速率是700Mbps，那么PLL产生的快速时钟只需350MHz即可，这在现在流行的FPGA中是可以很轻易达成的。 实例分析 这里只是针对DDIO-in的例子来研究ADC输入接口的实现，根据图1，我们来看看一个非常简单8-bit分辨率ADC的接口实现。 根据前面分析，我们知道DDR输入寄存器接收数据并将数据分离成奇数位和偶数位。那么如图1中的数据位0、2、4和6被连接到一个移位寄存器，而数据位1、3、5和7被连接到另一个移位寄存器。这两个移位寄存器就是所谓的软SerDes，用于解串数据。我们还需要一个寄存器将移位寄存器输出的并行数据同步驱动到下一级逻辑。如图2所示，包括了实现LVDS串行接收buffer所有必需的模块。 图2：完整的LVDS接收器模块 图3：具体实现 分析及结论 探讨了FPGA内部利用DDIO加移位寄存器架构设计高速串行ADC接口的可能性，最后通过一个实例进行具体分析。 这里我们需要考虑一个问题就是我们前面提到了，我们之所以采用这种方案，是因为ADC的通道数众多，所以需要考虑众多ADC通道之间是否需要同步以及各个ADC通道处理的时候高速时钟和低速时钟是否可以共享的问题。 参考 Arria II GX Device Handbook AN 167 ALTDDIO Megafunction User Guide

作者介绍 一、前言 ADC（模数转换器）和DAC（数模转换器）是电子设备中至关重要的组件，它们负责将模拟信号转换为数字信号，或者将数字信号转换为模拟信号。这些转换器的存在形式主要有两种：一种是作为独立的集成电路（IC）芯片，另一种则是作为IP核心或功能模块内嵌于微控制器单元（MCU）等其他类型的芯片中。 不论采取何种形式，ADC和DAC的分辨率都仅由其设计架构所决定。分辨率是指转换器能够区分和表示的最小信号变化，通常以比特数（bits）来衡量。然而，除了分辨率之外的其他性能参数，如实际量程范围、编码的均匀性、误差性能以及高频响应等，都可能会因为半导体制造过程中的微小差异或材料本身的不一致性而与设计预估值存在偏差。 为了确保ADC和DAC的性能符合设计规范，无论是在设计验证阶段还是在生产出货阶段，对这些转换器进行精度测试都是必不可少的。这些测试不仅能够验证产品是否达到了设计要求，而且还为可能的进一步校正提供了依据。通过这些严格的测试流程，可以保证电子产品的性能和可靠性，满足用户对高质量信号转换的需求。而本文将围绕如何进行这些精度测试而展开介绍。 二、针对ADC测试 我们先以ADC测试为例。在ADC的精度测试中，通常有3种主要的测试方法：斜坡测试（Ramp Test）、动态性能测试（Dynamic test）以及直方图测试（Histogram Test）。这三种测试方法虽然在测试激励信号的设计和分析数据的手段上有所差异，但它们通常可以在相同的测试硬件环境下进行。 在进行这些测试时，选择合适的测试硬件和软件工具至关重要，他们是确保测试结果准确、可重复的关键。此外，测试过程中应严格控制环境条件，如温度和电源稳定性，因为这些因素都可能影响测试结果。 三、测试环境基础 在深入探讨3种主要的测试方法之前，我们首先从测试环境基础入手，这不仅是因为所有3种测试都可以共享同一测试平台，更重要的是，这将有助于我们清晰地追踪信号的流向，从而更深入地理解测试的全貌。 首先，我们可以把问题简化，想要对ADC进行测试，那么最简单的方法就是给ADC一个标准的模拟电压，等待ADC进行转换后，再用一个数字信号接收器捕获转换结果，然后进行处理、运算和分析。 首先，我们可以先将问题简化，以便于理解。一个最简单的ADC测试配置如下图所示。其基本步骤是：向ADC提供一个精确的模拟电压输入，随后ADC将这个模拟信号转换为数字信号。在此之后，我们使用一个数字信号接收装置来捕获转换后的数字输出。最后，对这些数字数据进行处理、运算和分析，以便准确评估ADC的转换精度和性能。 图1：理论上最简单的ADC测试环境 这看起来是不是有点过于简单了？没错，接下来我们向该测试平台补充一些细节，以便让他从理论可行变成实际工程可行。 首先，考虑到ADC作为一个有源设备，其运作依赖于外部电源。因此，我们的测试系统必须包含一个电源供电模块，以确保ADC能够正常工作。此外，对于某些特定的ADC架构，它可能还需要一个外部参考电压输入，以便在转换过程中与之进行比较，从而获得正确的转换结果。所以，在测试平台中，我们可能需要引入一个独立的、高精度的参考电压源。 接下来，为了确保ADC输出的数字信号能够被正确接收和处理，这些信号需要受到时序逻辑的控制。这种时序通常由一个外部时钟信号来管理，因此，我们的测试平台还需包括一个能为待测ADC提供参考时钟源的设备。值得一提的是，在某些ADC的设计中，时钟信号不仅控制输出时序，还直接决定了ADC的实际采样率和内部流水线的处理时序，从而对整体性能产生重要影响。 最后，我们需要一套软件控制系统来管理各个硬件模块的输入和输出。这套软件需要确保各个组件之间的协同工作，以顺利完成ADC的测试流程。此外，软件还需要对获取到的ADC输出数据进行后续的运算和分析，通过这些分析，最终可以准确地获得我们关注的性能指标数据结果。 目前，我们已经构建了一个实际可行的测试平台架构，如下图所示。在测试功能更加复杂的ADC时，我们可能还需要增设额外的数字信号输出设备。其用途是将配置信号、触发信号或其他控制指令发送给ADC，以便对特定模式或功能下的精度性能进行详尽的测试。 图2：一个基础且实际可行的ADC测试平台架构 四、斜坡测试（Ramp Test） 斜坡测试，又称锯齿波测试，是利用单个或多个斜坡组合形成的锯齿波信号作为输入激励，以此对ADC进行精度评估。在该测试中，为了全面评估待测ADC的性能，通常需确保在每个最低有效位（LSB）的区间内，至少有一个激励信号电压点。当每个LSB范围内激励信号电压点数只有1~2个时，可能仅可以确认增益误差（Gain Error）、失调误差（Offset Error）这样的宏观参数；LSB范围内点数足够多时，才能深入分析以确定转换编码的跳变电压点，从而算出其积分非线性（INL）、微分非线性（DNL）性能数据，以及判断是否有丢码（Missing Code）现象。 图3：斜坡测试结果示例 从精度角度看，单个信号斜坡内包含的电压点数量越多，理论上能够提供更为精确的测量结果。然而，实际上存在两个主要的限制因素：首先，电压点之间的最小间隔受到信号源精度的制约，这意味着信号源必须具有足够的分辨率来生成非常接近的电压步进；其次，电压点数量的增加会直接导致测试时间的延长，这可能会影响测试效率，因而，在实际的斜坡测试中，需要在测量精度和测试速度之间找到适当的平衡点。 另外，在实际执行测试时，我们通常建议将斜坡信号的最大和最小值设定得稍微超出待测ADC的标称量程。这样做有助于准确地确定ADC的实际量程界限。例如，对于一个设计量程为0至+5 V的ADC，其实际量程可能略有不同，比方说-0.01至+5.01 V。在这种情况下，测试时可以应用一个最小值为-0.05 V，最大值为+5.05 V的斜坡信号。在测试结果的分析阶段，可以通过特定的算法识别并排除超出实际量程的测试点，这些算法能够确保超出范围的点不会对各静态参数的分析结果产生不利影响。这种做法也有助于更精确地评估ADC的性能，并确保在实际应用中的可靠性和稳定性。 总的来说，斜坡测试对模拟电压生成设备的分辨率和精度参数提出了较高的要求。这种模拟电压生成设备通常由任意波形发生器（AWG）充当，它们能够提供精细的电压步进，以确保在待测ADC的每个LSB范围内都有足够的测试电压点，从而准确评估待测件的增益误差、失调误差、INL、DNL等关键静态性能指标。此外，也正如上面所提到，AWG的输出范围还应该稍稍大于待测ADC的标称量程。 五、动态性能测试（Dynamic test） 动态测试是一种利用正弦波信号作为激励，对ADC进行频率响应特性评估的方法。在此测试中，ADC的转换输出会经过快速傅里叶变换（FFT）处理，以便在频域内进行分析。通过这种分析，可以获得关键的动态性能参数，包括信号噪声及失真比（SINAD）、有效位数（ENOB）、总谐波失真（THD）以及无杂散动态范围（SFDR）。这些参数对于评估ADC在处理变化信号时的性能至关重要，特别是在音频、通信和测量等领域，其中信号的频率成分和动态范围对系统整体性能有着决定性的影响。 图4：动态性能测试结果示例 由于FFT算法的要求，测试数据的采样点数量通常需要是2的整数次幂。如果采样点数量不满足这一条件，可能需要对采集到的数据进行切割处理，以符合FFT算法的要求。同时，为了减少频谱泄露现象并避免在频域结果中产生不必要的旁瓣和谐波，我们强烈建议测试信号段包含整数个周期的正弦波信号。为了满足这一条件，有时需要对AWG的输出频率进行微调。例如，在执行10 kHz频率点的测试时，可以将频率略微调整至9.97 kHz，以确保在整个测试信号段中包含整数个周期的正弦波，这种微调可以有效地提高频域分析的准确性和可靠性。 在设置AWG输出的正弦波幅值时，应遵循一个基本原则：“宁缺毋滥”，也就是说，需要确保输出幅值不超过待测ADC的实际量程，而ADC实际量程是有可能比标称量程更窄的。这一原则的目的是为了避免ADC在信号转换过程中出现饱和现象。当信号饱和时，输出信号会被“削波”（clipping），这种现象会在信号经过FFT转换后导致频谱失真，并降低信噪比。在这一点的考虑上，与斜坡测试时略有不同，需要注意区分。 在动态测试中，会对AWG的输出采样速度和时钟精确度有较高的要求。同时，AWG的高速输出与ADC的高速采集必须精确同步，以避免在ADC转换过程中发生AWG输出跳变，进而影响测试结果。这对测试平台中的时钟控制模块和平台整体的软硬件控制提出了更为严格的要求。 六、直方图测试（Histogram Test） 直方图测试是ADC精度测试中的一个常用手段，其核心在于对统计域数据的分析和处理。这种方法与斜坡测试相似，都旨在评估ADC的静态特性参数。通过对ADC输出进行大量采样，并绘制数据分布的直方图，可以直观地观察到量化误差的分布情况，从而对ADC的线性度、增益误差、偏移误差等关键性能指标进行定量分析，除此之外，我们还可以通过检查是否存在编码频次为零的情况来找出丢码现象。为了确保统计结果的可靠性，有时需要进行多轮循环测试，并将各轮的统计结果进行叠加，以便获得更稳定和可信的数据分析。 图5：直方图测试原理示例 从测试输入信号的类型角度说，直方图测试和斜坡测试都可以采用锯齿波信号进行测试，然而，直方图测试更为灵活，也接纳三角波、正弦波等其他信号类型进行统计和分析。值得注意的是，当使用正弦波进行直方图测试时，由于正弦波在ADC每个LSB范围内的出现概率并不均匀，因此需要通过额外的算法来进行概率密度函数的均衡化处理。经过这样的补偿后，才能准确比较不同码宽的偏差，从而对ADC的性能进行准确评估。也正因为使用正弦波进行测试时会引入额外的计算复杂性，我们通常不建议使用正弦波等电压分布不均匀的波形进行直方图测试，以免增加测试的难度和不必要的计算负担。 从测试信号的幅值来说，直方图测试与斜坡测试相似，均要求使用AWG产生信的幅值略高于ADC的标称量程。这一做法的目的是确保测试能够涵盖ADC的全部编码范围，即从最小到最大值。然而，这种做法的一个副作用便是导致最小编码和最大编码的出现频率异常增加。为了获得更易于分析和观察的直方图结果，通常会将这两个极值编码点排除在外，从而减少极端值对整体性能评估的影响。 直方图测试与斜坡测试在测试条件和方法上存在一定的相似性，它们所关注的参数也有部分重合。因此，在实际的测试实践中，可以采用一种更为高效的策略：使用单一的锯齿波信号进行测试，然后对采集到的数据分别进行斜坡测试和直方图测试的分析。这种做法的优点在于，它能够简化测试流程，并显著减少测试所需的时间，提高测试的效率。此外，这种方法还有助于减少对测试设备的磨损，延长其使用寿命。 七、针对DAC测试 在掌握了ADC测试的相关知识后，将这些概念扩展到DAC的测试领域是相当直接的。与前面类似，我们可以先把问题简化。一个最简单的DAC测试配置如下图所示。 图6：理论上最简单的DAC测试环境 我们不难发现，其实只需要把ADC测试中的数据流动方向反转，即可应用于DAC的测试。具体来说，我们会使用数字信号设备来输出激励信号，同时利用模拟信号采集设备来捕获DAC产生的模拟输出。而这种测试配置的转变，自然导致了硬件需求上的显著变化。 首先，对于数字信号设备，其角色从接收输入信号转变为主动输出信号。这意味着，我们需要一个能够产生精确、可控数字信号的设备，如一个高精度的数字信号发生器。 其次，在模拟信号一侧，原本用于输出信号的AWG被替换为用于采集信号的数字化仪，也称为WFD（Waveform Digitizer）。这类设备能够将模拟信号转换为数字信号，以便进行后续的信号处理和分析。 同样地，面向DAC的精度测试，也有斜坡测试、动态性能测试以及直方图测试三种常见方法。这些测试的基本原理与前面所说的，应用在ADC测试时类似，关注的参数也大致相同。也即是说，还是通过斜坡测试和直方图测试评估DAC的静态特性，而动态性能测试则用于测量其动态特性。 值得一提的是，在进行DAC测试时，输入输出量程的处理相对简单。无论采用哪种测试方法，数字信号发生器只需将其输出码型与DAC的输入编码范围一一对应即可。此外，用于采集数据的WFD的量程应确保略大于DAC的设计输出范围，以便能准确捕捉到所有的输出信号。 八、结论 综上所述，ADC和DAC的精度测试需要使用不同硬件构建平台，此外，根据所选测试方法的不同，软件和硬件的具体要求可能会有所变化。因此，笔者建议最好能够选择一个具有较高功能灵活性，且保证自身精度的软硬件平台，以同时满足多种测试需求。这样做不仅可以确保通过多种测试方法获得准确可靠的测试结果，还可以避免在待测芯片或测试方案发生变化时，需要重新采购测试设备的尴尬情况。 推荐使用的平台之一是德思特ADC/DAC测试系统，该系统以模块化设计将所有必要的硬件集成于一个机箱内，包括数字输入/输出（DIO）和时钟发生模块、AWG模块、WFD模块、供电电源模块以及参考电压源模块。在软件方面，该系统同样能够支持ADC和DAC的斜坡测试、动态性能测试以及直方图测试。用户只需进行简单的测试方案配置，即可一键启动测试并直接获得最终参数结果，无需进行额外的编程控制或数据处理。这种集成化设计不仅提高了测试效率，也大幅降低了用户的使用门槛。 图7：德思特ADC/DAC测试系统 关于德思特 德思特是原虹科测试测量事业部孵化出来的独立公司，基于超过10年的业务沉淀， 德思特公司专注提供电子测试/测量解决方案。 主要业务范围涵盖：汽车电子仿真及测试、射频微波及无线通信测试、无线频谱监测与规划、无线通信（包括智能网联汽车无线通信、轨道交通、卫星通信、室内无线通信）、半导体测试、PNT解决方案、大物理和光电测试等。 核心成员具有 9年以上的测试测量、无线通信及其他相关行业资历 ；技术团队获得世界五百强PNT解决方案合作伙伴Safran的GNSS技术及信号仿真和软件Skydel培训认证证书、航空航天测试和测量合作伙伴Marvin Test 的自动化测试软件ATEasy培训认证证书。 德思特研发部，核心成员获得国际项目管理师PMP认证资质，并具备LabVIEW、python等多种编程语言能力，优势能力集中于：HIL测试，半导体测试，EOL测试和质量检测等多种系统研发集成，拥有10多个实用新型和专利授权。 围绕 汽车电子、射频微波、通信、航空航天 等行业提供专业可靠的解决方案，现有客户包括华为、德赛西威、蔚来汽车、理想汽车、航天科工集团、清华大学、北京航空航天大学、中电科集团等。 此外，我们还是中国无线电协会、中国通信企业协会、雷达行业协会、RIS智能超表面技术协会等行业协会的会员。

来源：德思特测量测试 德思特干货｜德思特ADC/DAC静态参数测试系列（一）——什么是ADC转换点？ 原文链接：https://mp.weixin.qq.com/s/mrbOgFCEqRnG8mBjLDIbAw 欢迎关注虹科，为您提供最新资讯！ #ADC #DAC #信号处理 在现代电子系统设计与高速通信、信号处理、雷达探测、医疗成像以及各种工业自动化应用中，模数转换器（ADC）和数模转换器（DAC）扮演着至关重要的角色。ADC负责将模拟信号精确且高效地转换为数字信号，以便于进行数字信号处理和数据传输；而DAC则执行相反的功能，它将数字数据流还原为高质量的模拟信号，以供实际设备或系统使用。 随着技术的不断进步，尤其是对于5G通信、航空航天及国防等领域的严苛要求，高速、高精度、高分辨率以及大动态范围的ADC和DAC变得越来越重要。为了深入探究这些关键器件的基础性能指标，德思特将引领您走进ADC和DAC的静态参数测试世界。本篇文章将为您介绍ADC中的一个关键概念——转换点。 介绍 A/D转换器的线性参数计算（INLE、DNLE等）基于器件的转变点（或跳变点）。为了确定ADC的转变点，应将具有足够步长的模拟斜坡表征器件的吸纳后输入。根据测量的代码可以确定转变点。 德思特ADC测试系统TS-ATX7006和软件TS-ATView7006有两种确定跳变点的方法： ●跳变点搜索方法：算法“搜索”跳变点。考虑测量代码在结果数组中的位置。 ●代码排序方法：代码在结果数组中出现的次数是LSB步长的度量。 跳变点搜索法 x+1)的跳变点，首先搜索数据数组中代码x的第一次出现以及数据数组中代码x+1的最后一次出现，这就是跳变点的搜索数组。 代码x和小于代码x的出现次数均计入该区域。跳变点位于首次找到代码x加上该计数器值（在该区域中找到代码x及更少代码的次数）的位置。 开始和结束时丢失的代码将通过理想的转换器步骤 (DNLE=0) 进行推断，并以第一个找到的跳变点作为参考。最后，跳变点是从最后找到的跳变点推断出来的。所有其他缺失代码都会导致 DNLE为-1：跳变点位于与其前一个跳变点相同的位置。 噪声或测量分辨率不足可能导致DNLE小于1 LSB。 举例说明 无噪声 捕获的数字数据阵列： 跳变点0→1: 搜索区域：位置0-11。 计数：6 跳变点位于位置5至6。跳变点电压为： Vtrp=Vstart+count*Vstep-1/2Vstep 其中： Vstart=提供的斜坡的起始电压。 startposition=首次找到代码的位置，此处为位置0。 count=找到代码0的次数 Vstep=提供的斜坡的电压步长。 带有噪声 捕获的数字数据阵列： 跳变点0→1: 搜索区域：位置0-11。 计数：5 跳变点位于位置4至5。 跳变点1→2: 搜索区域：位置3-14。 计数：8（6次代码1+2次代码0） 跳变点位于位置10至11。 丢失代码 捕获的数字数据阵列： 跳变点0→1和0→2: 搜索区域：位置0-11。 计数：5 两个跳变点均位于位置4至5。 排序代码方法 所有代码都在数据数组中排序。排序后，数据数组从所有测量代码0开始，然后是代码1，依此类推。因此，测量数据中代码的位置不相关。使用排序代码方法不会发生小于-1的DNL错误。 示例 排序前捕获的数字数据数组： 排序后捕获的数字数据数组：