tag 标签: 纠偏

相关资源
  • 所需E币: 1
    时间: 2021-4-23 22:04
    大小: 15.37MB
    上传者: box520
    基于DSP的自适应纠偏控制器的研究与实现
  • 所需E币: 1
    时间: 2021-4-25 10:50
    大小: 4.63MB
    上传者: box520
    基于DSP的纠偏控制系统设计
  • 所需E币: 1
    时间: 2021-4-7 21:25
    大小: 9.95MB
    上传者: czd886
    基于DSP的SMT贴片头定位与片状元件纠偏技术研究
  • 所需E币: 4
    时间: 2019-12-24 10:29
    大小: 206KB
    上传者: 2iot
    单板内多芯片串行收发器纠偏的宝典。一种多芯片串行收发器​纠偏方法 在一些特定的应用场景下,需要支持单板内多芯片串行收发器纠偏。要求各接收/发送机输入/出的数据相位差很​小,比如250pS。为了达到该技术指标要求,必须使用多通道相位对齐技术、输入输出FIFO旁路技术。通​常的相位对齐技术由于引入了Delay_Aligner,会带来2~4nS的相位不确定,不能满足系统指标​要求。  这里介绍一种利用MMCM实现多芯片相位对齐的串行收发器纠偏方法:  1)利用图1所示电路实现多芯片间的全局时钟相位对齐。该电路通过单板上的lowSkew时钟分配器分发同相位时钟到多个相同的芯片的相同全局时钟管脚上,再由MMCM实现零延迟BUFG​电路,实现到每个GT的USRCLK/2的延迟差最小,达到全板GT的USRCLK/2同相位的目的。[pic]图1.时钟架构图   2)利用7系Tranceiver的Phase_Aligner实现TX/RXBUFFERBypass。7系列GT(GTX,GTH,GTP)支持TXBUFFER/RXBUFFERBypass功能,该功能将Tranceiver内部的XCLK的相位调整到与TXUSRCLK或RXUS​RCLK同相(误差小于1UI)。这样,由于整个单板的所有通道的TXUSRCLK和RXUSRCLK同相​位(由时钟架构保证。即使有误差,也可以重复并在设计中校准)。具体Phase_Aligner控制时序见​图2. [pic] 图2.全局时钟作为TXUSRCLK/RXUSRCLK的Phase_Aligner控制时序图   应用案例:某公司需要一个2048通道,且延迟差在250pS内的解决方案。系统分解到8块单板实现,每块​单板支持1……
广告