标签: gain

概述 与滨松技术工程师索取了S14161系列75um像素标准产品的手册，在研读该手册的时候对于其中给出的增益指标产生一点点疑惑，本文即对此疑惑以及与滨松工程师交流结论进行记录，方便以后备查。 新SiPM型号 之前文章中已经给出了S14161系列4mm面积尺寸75um像素尺寸阵列的完整型号应该是S14161-4075HS-04，该产品当前暂时未上市推广，应该后续会面市。其电子及光学指标如图1所示，可以看到同系列两个产品增益相差2.2倍。之前从公开C14161系列阵列SiPM手册里查询到增益指标在本系列中都是固定为同一值。 图1：S14161系列4mm面积尺寸阵列SiPM指标。 SiPM增益指标的理解 从滨松官网有关MPPC的基础知识分享，可以了解到增益计算公式如下所示： Gain = 1/q * Cp * Vov (1) 根据上述公式，增益似乎是基于像素计算，所以图1给出的增益是否可以理解为也是对于型号中单像素增益。 经过查询，对此定义还可描述为：雪崩APD单元发生一次雪崩所释放的载流子数目，即为增益大小。公式为： Gain = Q_pixel/e = (C_j*V_ov)/e (2) 从公式（2）来看，如果Vov和e保持不变（图1中也确实基于二者不变情况下），那么图1中二者增益差别就只来源于结电容（Junction Capacitance）的改变了。图1参数指标表格里给出了一个终端电容Ct，其相当于MPPC中每个APD的结电容（Cj）并联，以及封装所产生的寄生电容。MPPC面积越大，终端电容越大。图1中Ct都是针对4mm面积，所以都是900pF。像素的结电容为： Cj = C_t/N_pixel 从图1中分别查询到50um和75um像素对应的参数，这样50um像素的Cj值为900/6331，75um像素的Cj值为900/2770。二者差异2.286倍左右，与图1中5.5和2.5之间差异一致。 其实，从像素尺寸也可以推导上述差异，即50um和75um差异为1.5倍，所以面积差异为2.25倍。

概述 当前SiPM读出测试系统进行到了一定程度，最初SiPM型号的选定是由项目团队敲定，个人对此经过一段时间的学习，对应为何要如此选型也有了一定的理解。 目前，项目计划在当前基础上衍生额外的项目分之，即SiPM需要选用其它型号。本文基于个人理解试图初步探讨如何对于即将采用的SiPM型号进行选择。 当前SiPM型号 当前使用的SiPM来自滨松的S14161-6050HS-04，这是一个4x4的SiPM阵列，总共16个通道，其电气指标如下图所示。 图1：S14161系列SiPM指标。 新项目SiPM选型指导 新衍生的项目设计根本目标是提升符合分辨率。当前项目有哪些是除了电子电路设计方面无法优化，而需要通过改变SiPM型号来进行优化的呢？这方面主要有两个因素可以考虑： 提高光子探测效率 降低暗电流 新的SiPM型号无法从根本上大幅度提高所谓的符合分辨率，只能在当前物理条件基础上进行优化。如图1所示，当前使用的SiPM像素尺寸是50um，单通道尺寸为6mm，暗电流典型值为2.5uA，最大值为7.5uA。 从上述两个指导建议，即提高PDE，降低暗电流出发，可以寻求增大像素尺寸，减小单通道尺寸，这样在不改变其它指标情况下可以初步得到一个型号S14161-4075HS-04。从滨松公开网站上无法查询到S14161系列有该型号。 SiPM相关指标的理解 这里对于指标的理解还有两个疑问，即首先是图1给出暗电流整个阵列的暗电流还是单个像素的暗电流？其次是图1给出的增益是整个阵列增益还是单个通道或单个像素的增益？ 从滨松官网有关MPPC的基础知识分享，可以了解到增益计算公式如下所示： Gain = 1/q * Cp * Vov 根据上述公式，增益似乎是基于像素计算，所以图1给出的增益是否可以理解为也是对于型号中单像素增益。 SiPM其它因素考虑 通过咨询，得知滨松应该是很愿意为特定用户进行定制化MPPC的生产。那么在考虑增大PDE方面考虑除了增大像素尺寸外，是否还有其它因素可以是该目标呢？同样在滨松官网给出了PDE计算公式，如下式所示。 PDE = FF * QE * AP 上述公式右侧，第一项是填充系数，第二项是量子效率，最后一项是雪崩概率。理论上来说，大的像素尺寸会带来大的雪崩概率，从而增大PDE，这是为何上述指导意见首先像素尺寸从50um到75um的原因。 那么这里探讨的其它因素是什么呢？和第二项的量子效率无关，和第一项的填充系数应该是有关系的。如图2所示，在SiPM器件手册里给出的封装尺寸可以看出，SiPM通道 之间存在比较大的“沟道”间隔。 图2：S14161-6050HS-04封装尺寸示意图 如上图所示，这里通道之间有个0.2mm的间隔，0.2mm相对50um或75um的像素尺寸是非常巨大间隔。这个间隔必然会降低整体阵列的PDE，这里提出一个想法，通过将这个沟道尺寸尽量降低来提升或优化整体器件的PDE。唯一担心的问题是，这有可能是滨松封装生产上的限制。因为遍查其它阵列器件，该尺寸都是固定的0.2mm。而且如图3所示，竞争对手的这个指标也是0.2mm。 图3：ON Semi（SENSL）家SiPM芯片封装尺寸示意图 如图3所示，SiPM阵列其实就是由多个单通道SiPM封装而成，那么如果用正片原料直接代替分割好的小颗粒封装成类似尺寸SiPM是否可行？这样就解决了通道间过大间隔问题。内部通过“电气分割”再将正片材料分成同样的通道。这是一种思路。