tag 标签: 不错

相关资源
  • 所需E币: 1
    时间: 2023-7-10 14:55
    大小: 85.48KB
    上传者: 张红川
    跑的不错的PID程序文档.pdf
  • 所需E币: 1
    时间: 2022-8-6 12:04
    大小: 199.1KB
    上传者: Argent
    很不错的一个工控工程学习例子
  • 所需E币: 1
    时间: 2022-8-6 11:24
    大小: 222.35KB
    上传者: Argent
    不错的S7时间参考程序
  • 所需E币: 1
    时间: 2021-9-15 19:19
    大小: 31.33MB
    上传者: Argent
    FPGA是一个技术密集型的行业,没有坚实的技术功底,很难形成有竞争力的产品。从技术上来看FPGA未来的发展有广阔的空间,嵌入式开发需要了解不同领域的产品工作原理,包括快速读懂数据手册,搜集了部分数据手册,第三方教育机构的指导性文档,希望对您有所帮助。
  • 所需E币: 3
    时间: 2021-2-9 18:49
    大小: 1.95MB
    上传者: karenr
    stm32开发板简介(一本不错的教材类型的书),新手入门
  • 所需E币: 0
    时间: 2020-12-13 19:23
    大小: 4.5MB
    上传者: xiaosh728
    一份不错的orCAD参考资料
  • 所需E币: 5
    时间: 2019-12-24 21:50
    大小: 171.12KB
    上传者: givh79_163.com
    想成为嵌入式程序员应知道的0x10个基本问题C语言测试:想成为嵌入式程序员应知道的0x10个基本问题C语言测试是招聘嵌入式系统程序员过程中必须而且有效的方法。这些年,我既参加也组织了许多这种测试,在这过程中我意识到这些测试能为带面试者和被面试者提供许多有用信息,此外,撇开面试的压力不谈,这种测试也是相当有趣的。从被面试者的角度来讲,你能了解许多关于出题者或监考者的情况。这个测试只是出题者为显示其对ANSI标准细节的知识而不是技术技巧而设计吗?这个愚蠢的问题吗?如要你答出某个字符的ASCII值。这些问题着重考察你的系统调用和内存分配策略方面的能力吗?这标志着出题者也许花时间在微机上而不上在嵌入式系统上。如果上述任何问题的答案是“是”的话,那么我知道我得认真考虑我是否应该去做这份工作。从面试者的角度来讲,一个测试也许能从多方面揭示应试者的素质:最基本的,你能了解应试者C语言的水平。不管怎么样,看一下这人如何回答他不会的问题也是满有趣。应试者是以好的直觉做出明智的选择,还是只是瞎蒙呢?当应试者在某个问题上卡住时是找借口呢,还是表现出对问题的真正的好奇心,把这看成学习的机会呢?我发现这些信息与他们的测试成绩一样有用。有了这些想法,我决定出一些真正针对嵌入式系统的考题,希望这些令人头痛的考题能给正在找工作的人一点帮住。这些问题都是我这些年实际碰到的。其中有些题很难,但它们应该都能给你一点启迪。这个测试适于不同水平的应试者,大多数初级水平的应试者的成绩会很差,经验丰富的程序员应该有很好的成绩。为了让你能自己决定某些问题的偏好,每个问题没有分配分数,如果选择这些考题为你所用,请自行按你的意思分配分数。预处理器(Preprocessor)1.用预处理指令#define声明一个常数,用以表明1年中有多少秒(忽略闰年问题)#defineSECONDS……
  • 所需E币: 4
    时间: 2020-1-10 10:44
    大小: 14.99KB
    上传者: givh79_163.com
    经典电子电工学习网址,一些不错的技术网站电子电工学习精典网址……
  • 所需E币: 4
    时间: 2020-1-14 10:22
    大小: 982.01KB
    上传者: 微风DS
    C语言进阶(东大凌明非常不错),C语言进阶(东大凌明非常不错)……
  • 所需E币: 4
    时间: 2020-1-14 10:41
    大小: 939.49KB
    上传者: 2iot
    一款非常好的微波软件,一款非常不错的微波小软件……
  • 所需E币: 5
    时间: 2020-1-14 19:51
    大小: 30KB
    上传者: wsu_w_hotmail.com
    学verilog一篇不错的文章转一个学verilog很好的文章规范很重要  工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是这样:如果不按规范做的话,过一个月后调试时发现有错,回头再看自己写的代码,估计很多信号功能都忘了,更不要说检错了;如果一个项目做了一半一个人走了,接班的估计得从头开始设计;如果需要在原来的版本基础上增加新功能,很可能也得从头来过,很难做到设计的可重用性。  在逻辑方面,我觉得比较重要的规范有这些:  1.设计必须文档化。要将设计思路,详细实现等写入文档,然后经过严格评审通过后才能进行下一步的工作。这样做乍看起来很花时间,但是从整个项目过程来看,绝对要比一上来就写代码要节约时间,且这种做法可以使项目处于可控、可实现的状态。  2.代码规范。  a.设计要参数化。比如一开始的设计时钟周期是30ns,复位周期是5个时钟周期,我们可以这么写:      parameter  CLK_PERIOD=30;      parameter  RST_MUL_TIME=5;      parameter  RST_TIME=RST_MUL_TIME*CLK_PERIOD;      ...      rst_n=1'b0;      #RST_TIMErst_n=1'b1;      ...      #CLK_PERIOD/2clk
  • 所需E币: 4
    时间: 2020-1-15 11:08
    大小: 737KB
    上传者: wsu_w_hotmail.com
    不错的电路仿真软件学习资料下载,不错的电路仿真软件应用……
  • 所需E币: 0
    时间: 2020-2-13 13:36
    大小: 691KB
    上传者: quw431979_163.com
    非常不错HIFI资料电子管功放的调整!  电子管功放(胆机)的线路比晶体管机简单,容易制作成功,并且有较好的音乐重播效果,特别是在感情表达方面更是专长,所以胆机复起以后很受发烧友的青睐。胆机最重要的特点就是胆味,阁下所焊的胆机是否也具有温暖、醇厚、顺滑、甜美的胆味呢?如果没有,声底和晶体管机差不多,或比晶体管机还硬、还干涩,或自制的胆前级、缓冲器接入放音系统中,放音系统音色的改变并不像媒体所说的那样“立杆见影”时,就应该测量一下各管的工作点,是否工作在最佳状态上,否则就要进行认真、仔细地调整。只有各电子管工作在最佳工作状态,才能发挥线路和每只胆管的魅力,达到满意的放音效果。   工作点未调好的胆机,除了音色表现不佳以外,还有音量轻和失真的现象出现。一台放大器音质的好坏,影响的因素虽然很多,但最终还是决定于制作的水平。发烧友在制作器材时,一般是根据手中积攒的胆管和元件,再选择优秀的线路或按照名机的线路按图索骥,进行焊接,元件的规格、数值虽然与线路图上的要求相差不大,但由于元件的排位,走线的长短、焊接的质量,或其它方面的差异,如B+电压的高低等原因,都会影响到放音的表现,所以焊出的胆机,不一定是胆味浓浓的。没有胆味不要紧,只要通过适当、合理地调整、校验,使放大器各级胆管工作在最佳状态,便能达到放音的要求。  胆机调整工作的内容,除了将噪声降低至可以接受的程度和更换输入、输出耦合电容的牌号或容量,以改变音色以外,最重要的是调整屏压、屏流和栅负压,使胆管工作在合适的工作点上,使放音系统放出好声,而这一点正是一些文章中谈得较少或用很简单的二句描述带过去了,要不就是“不需任何调整”就可以工作。如果胆管没有进入工作状态,再换名牌电容,胆味也不会出来。  调整胆机时,要根据电子管手册上提供的数据,作为电路的依据,无电子管手册时,要尊重线路图中所给的参数数……
  • 所需E币: 4
    时间: 2020-1-15 17:03
    大小: 479.5KB
    上传者: 微风DS
    Capture_training(教程)--不错OrCAD培训教材深圳光映计算机软件有限公司——洪永思CaptureFeatures•Vendorspecificlibraries•IntegrationwithallotherOrCADEDAtools•NetlistinterfacetootherPCBdesig1packages•Cross-probingandbi-directionalannotationbetweenschematicandPCBdesigns.•Integrationofcompanypartsdatabase(CaptureCIS).•CustomizedBillofMaterialsreportsPSpiceFeatures•提供一个对电路进行仿真的环境•分析验证你的电路•对电路进行参数优化•对器件的模型参数进行提取LayoutFeatures•提供对PCB板进行设计的环境•周到齐全的EDA软件接口•功能强大的机械设计环境(VisualCCAD)•与制作加工相结合的GerbTool工具•功能多样的策略与模板OrCAD的基础知识OrCAD常用文档类型……