标签: arm

Debian系统简介 Debian是一个致力于提供稳定、安全且免费的操作系统。它以其严格的软件包测试和发布流程、强大的社区支持以及丰富的软件生态而著称。Debian不仅适用于个人电脑，还广泛应用于嵌入式系统以及物联网设备等多种场景。 图 1 Debian系统优势 安全稳定： 以严格的测试流程和定期的安全更新著称，确保系统稳定运行，同时提供强大的安全防护，为用户数据和业务提供坚实的保障。 免费开放： Debian系统及其所有官方软件包均免费开放，用户可以免费使用、修改和分发，无需担心版权或授权问题。 灵活定制： 支持多种处理器架构和丰富的配置选项，Debian系统能够满足不同用户和设备的定制需求，可灵活配置。 丰富软件： 拥有庞大的官方软件仓库，涵盖各类应用程序、开发工具和服务，用户可以轻松安装和更新，享受丰富的软件生态。 图 2 Debian系统优势 TI AM62x异构多核平台 AM62x是TI Sitara系列单/双/四核ARM Cortex-A53 + 单核ARM Cortex-M4F多核处理器，处理器ARM Cortex-A53(64bit)主处理单元主频高达1.4GHz，ARM Cortex-M4F实时处理单元主频高达400MHz。创龙科技基于AM62x设计的工业评估板（TL62x-EVM）接口资源丰富，支持3路Ethernet（两路支持TSN）、3路CAN-FD、8路UART、多路DI/DO、GPMC、USB、MIPI、LVDS LCD、TFT LCD、HDMI等接口，很好的满足客户的项目评估需求！ AM62x典型应用领域 图 3 Debian系统启动演示 为了满足广大工业用户的需求，创龙科技针对TI AM62x工业平台进行了Debian系统适配，开发环境如下： Debian： Debian 12 Linux Processor SDK： ti-processor-sdk-linux-rt-am62xx-evm-09.02.01.09 U-Boot： U-Boot-2023.04 Kernel： Linux-6.1.80、Linux-RT-6.1.80 本文通过创龙科技TL62x-EVM工业评估板（基于TI AM62x）的硬件平台进行演示。为了简化描述，本文仅摘录部分内容。 使用Type-C线将TL62x-EVM评估板的调试串口连接至PC机，打开串口调试终端SecureCRT，选择对应的COM端口号，建立串口连接。评估板接入电源，上电启动，系统将会自动登录root用户，串口终端会打印如下类似启动信息。 图 4

在2024中国国际工业博览会的首日，瑞芯微电子发布了RK35系列处理器的最新力作——RK3506J处理器。与此同时，飞凌嵌入式FET3506J-S核心板作为业内首个搭载RK3506J的SoM方案也一同重磅亮相。 飞凌嵌入式FET3506J-S核心板基于瑞芯微RK3506J处理器开发设计，该处理器采用22nm先进制程工艺，集成了3个ARM Cortex-A7内核，超频可达1.6GHz；核心板与底板采用邮票孔连接，能够为您的产品提供更加牢固可靠的连接方式。 FET3506J-S核心板和OK3506J-S开发板作为行业首发产品的亮相，标志着飞凌嵌入式与瑞芯微的合作再次迈上一个新的台阶，在移动智能时代到来之际，双方作为战略合作伙伴将继续勠力同心，共同为客户提供更加卓越的产品和更加优质的服务。 飞凌嵌入式（左）与瑞芯微（右）企业代表合影 1、高性价比+100%全国产 作为一款高性能、高性价比的产品，FET3506J-S核心板已实现物料100%国产化，为您的智能设备在国产化的道路上提供稳定而强大的核心支撑。 2、小巧尺寸，接口丰富 在FET3506J-S核心板仅35×44mm的小巧身躯里，蕴含着丰富的总线接口资源，包含2路百兆网、2路USB2.0、3路SPI、3路IIC、1路DSMC、2路原生CAN-FD等等，能够为您的工业应用强势赋能。 3、严苛的标准，可靠的品质 FET3506J-S核心板通过飞凌嵌入式实验室严苛的工业环境测试，包含高温试验、低温试验、冷热启试验、电磁兼容试验、跌落试验、盐雾试验等多方面全方位的试验验证，且出厂前100%经过24小时老化测试、AOI自动光学检测，为您的产品稳定性保驾护航；此外，10~15年的生命周期，为您的产品提供持续供应保障。

TI的Hercules ARM® MCU是一系列功能安全的32位微控制器，广泛应用于汽车电子、铁路轨道交通和航空航天等领域。这些MCU基于ARM Cortex-R4F处理器架构，具有双核设计，能够支持ISO26262 ASIL-D和IEC61508 SIL3级别的功能安全应用。 Hercules MCU系列包括多个型号，如TMS570家族，其Flash容量从128K到4M不等，主频范围从80MHz到300MHz，提供多种封装选择，以满足不同应用的需求。例如，TMS570LS02X型号拥有128K的Flash和80兆的主频，而TMS570LC43X则是4M Flash的产品，最高主频达到300兆。这种多样性使得用户可以根据具体应用选择合适的产品。 此外，Hercules MCU还提供了丰富的开发工具和软件支持，如LaunchPad和Hitex开发板，以及SafeTI诊断库，帮助开发者简化开发过程并确保系统的安全性。这些工具和资源对于实现功能安全的系统至关重要，特别是在需要满足严格安全标准的行业应用中。 总之，TI的Hercules ARM® MCU系列以其高性能、高可靠性和广泛的产品线，为全球各地的系统设计提供了强大的支持，推动了技术的进步和创新。通过利用这些先进的微控制器，工程师可以构建出更加智能、环保和有趣的系统解决方案。

本文主要介绍瑞芯微RK3568J+紫光同创Logos-2的B码对时案例，开发环境如下： Windows开发环境：Windows 7 64bit、Windows 10 64bit Pango Design Suite(PDS)：PDS_2022.2-SP3 IRIG-B码对时典型应用 IRIG-B码对时可应用于继电保护装置、电力RTU、电力录波器、通讯管理机、电能质量在线监测等领域。创龙科技已基于TL3568F-EVM评估板（RK3568J+Logos-2）实现IRIG-B码对时方案，降低了终端用户的开发难度，缩减了研发时间，可快速进行产品方案评估与技术预研。 图 1 IRIG-B码对时原理 IRIG-B(inter-range instrumentationgroup-B)码是一种时间同步标准，通常用于精确的时间测量和数据同步，广泛应用于电力、通信、航空等领域。 IRIG-B码为每秒一帧的时间串码，一帧串码中包含100个码元，频率为1KHz，即每个码元占用10ms时间。IRIG-B码基本的码元为"0"码元、"1"码元和"P"码元，"0"码元和"1"码元对应的脉冲宽度为2ms和5ms，"P"码元为位置码元，对应的脉冲宽度为8ms，IRIG-B码信息的基本码元的示意图如下所示。 图 2 下图为一帧的IRIG-B码脉冲序列结构示意图。连续两个"P"码元表示整秒的开始，第二个"P"码元的脉冲前沿为“准时”参考点，定义其为"Pr"。每10个码元有一个位置码元，共有10个，定义其为P1，P2，…，P9，P0。IRIG-B 码时间格式的时序为秒、分、时、天，所占信息位分别为：秒7位、分7位、时6位、天10位，其位置在P0 ~ P5之间。 通常，从"Pr"开始对码元进行编号，分别定义为第0，1，2，…，99码元，则“秒”信息位于第1、2、3、4、6、7、8码元，“分”信息位于第10、11、12、13、15、16，17码元，“时”信息位于第20、21、22、23、25、26码元，“天”信息位于第30、31、32、33、35、36、37、38、40、41码元。 图 3 基于RK3568J+Logos-2的IRIG-B码对时方案 本文主要介绍创龙科技TL3568F-EVM评估板（RK3568J+Logos-2）基于FPGA端（Logos-2）实现IRIG-B码信号解析功能。 为了简化描述，本文仅摘录部分方案功能描述与测试结果。 （1）案例说明 评估板FPGA端（Logos-2）通过FPGA RS485串口获取卫星时钟同步装置输出的IRIG-B信号，并对IRIG-B信号进行解码，将其转化为时间信息，然后通过FPGA RS422串口以每间隔一秒发送一次的频率将时间发送至上位机，并通过串口调试助手进行显示。程序功能框图如下所示。 图 4 （2）案例测试 将卫星时钟同步装置的ANT接口连接至GPS天线模块，将卫星时钟同步装置的OUT2接口连接至评估板的FPGA RS485接口，将评估板FPGA RS422串口连接至PC机的USB接口，硬件连接如下图所示。 图 5 将评估板上电，请先加载运行FPGA端可执行程序。 打开串口调试助手，点击“打开”按钮，此时可查看串口调试助手将打印卫星时钟同步装置输出的IRIG-B信号解码后转化的时间信息。可打开浏览器搜索北京时间对比查看时间是否一致，如下图所示。 图 6 图 7

本文主要介绍瑞芯微RK3562J的实时性测试，开发环境如下： U-Boot：U-Boot-2017.09 Kernel：Linux-RT-5.10.198 LinuxSDK： LinuxSDK- （基于RK3562_LINUX_SDK_RELEASE_V1.1.0_20231220） RK3562J实时性测试数据 本文使用Cyclictest延迟检测工具测试Linux系统实时性，分别在CPU空载、满负荷（运行stress压力测试工具）、满负载-隔离CPU3核心（运行stress压力测试工具）三种情况下运行指令测试12小时。 图 1 RK3562J实时性测试数据 根据3种状态的测试结果可知，当程序指定至隔离的CPU3核心上运行时，Linux系统延迟最低，可有效提高系统实时性。故推荐对实时性要求较高的程序（功能）指定至隔离的CPU核心运行。 RK3562J典型应用领域 图 2 Cyclictest系统实时性测试 本文通过创龙科技TL3562-EVM工业评估板（基于RK3562J）的硬件平台进行演示。为了简化描述，本文仅摘录部分方案功能描述与测试结果， 本次测试以隔离CPU3核心为例，通过降低系统上所运行的其他进程对隔离CPU3产生的延迟影响，确保CPU3进程的正常运行，进而评估Linux-RT内核的系统实时性。 评估板上电启动后，在U-Boot倒计时结束之前按下空格键进入U-Boot命令行模式，执行如下命令，修改环境变量，隔离CPU3核心。 U-Boot# setenv bootargs storagemedia=sd androidboot.storagemedia=sd androidboot.mode=normal isolcpus=3 U-Boot# saveenv U-Boot# reset 图 3 评估板重启后，执行如下命令，查看环境变量。 Target# cat /proc/cmdline 图 4 进入评估板文件系统，执行如下命令，修改内核printk日志等级，避免内核打印信息影响实时测试。 Target# /proc/sys/kernel/printk 调整内存分配策略为“2”，禁用内存过度使用。避免出现OOM(Out-of-Memory) Killer攻击某些进程而产生延迟，影响测试结果。 Target# /proc/sys/vm/overcommit_memory 图5 执行如下命令，运行stress压力测试工具，使得CPU处于满负荷状态。再使用taskset工具将Cyclictest测试程序运行在CPU3核心，测试CPU3核心满负荷状态下的系统实时性能。测试指令需运行12小时，请保持评估板长时间稳定工作，测试完成后将生成统计结果iso_overload_output文件。 Target# stress-ng --cpu 4 --cpu-method=all --io 4 --vm 4 --vm-bytes 64M --timeout 43200s & Target# iso_overload_output 图 6 对测试结果文件的数据进行分析，使用脚本生成直方图，得到隔离CPU核心状态下的统计结果如下所示。本次测试中，CPU1核心Max Latencies值最大，为244us，隔离CPU3核心的Max Latencies值最小，为33us。 图7 表 1