标签: 存储器架构

随着全球范围内的海量数据对无线和有线网络的强大冲击，运营商面临着严峻的挑战，他们需要不断推出既能满足当前需求也能满足未来需求的网络。因此，通信基础局端设备制造商在致力于降低每比特成本和功耗的同时，也在不断寻求能够满足当前及至未来需求的核心技术。TI最新推出的新型KeyStone多核SoC架构能够游刃有余地满足这些挑战。基于新型KeyStone多核SoC架构的器件集成了多达8个TMS320C66xDSPCorePac，能够实现无与伦比的定点与浮点处理能力。同时，TIKeyStone架构拥有众多组件，其中包含全新的C66x定点和浮点DSP内核、可实现基于标准的优化功能和接口的可配置协处理器、层级存储器架构、TeraNet交换结构以及可将上述各组件连结在一起的多核导航器。KeyStone架构具备三个存储等级。每个C66xCorePac均拥有自己的一级程序(L1P)和一级数据(L1D)存储器。另外，每个CorePac还拥有局域的二级统一存储器。每个局域存储器均能独立配置成存储器映射的SRAM、高速缓存，或是两者的组合。本文探讨了KeyStone存储器的层级结构，及其将如何与SoC架构的其他组件进行连接以实现多核全速处理。技术白皮书作者：胡春华(ChunhuaHu)多内核DSP芯片架构师作者：DavidBell多内核DSP应用经理KeyStone存储器架构序言随着全球范围内的海量数据对无线和有德州仪器(TI)积极创新，努力迎接多内核SoC技术带来的挑战。TIKeyStone架线网络的强大冲击，运营商面临着严构拥有众多组件，其中包含全新的C66x定点和浮点DSP内核、可实现基于峻的挑战，他们需要不断推出既能满足标准的优化功能和接口的可配置协处理器、层级存储器架构、TeraNet交换结当前需求也能满足未来需求的网络。因构以及可将上述各组件连结在一起的多内核导航器。KeyStone架构具备三个此，通信基础局端设备制造商在致力于存储等级。每个C66xCorePac均拥有自己的一级程序(L1P)和一级数据(L1D)存降低每比特成本和功耗的同时，也在不储器。另外，每个CorePac还拥有局域的二级统一存储器。每个局域存储器断寻求能够满足当前及至未来需求的核均能独立配置成存储器映射的SRAM、高速缓存，或是两者的组合。心技术。TI最新推出的新型KeyStone多……