标签: tlc

对固态SSD硬盘闪存芯片SLC、MLC、TLC方式的理解 wxleasyland@sina.com 2016.2   一、对比 网上一般都这样说： SLC即1bit/存储单元，价格贵，速度快，寿命长，约10万次擦写寿命。 MLC即2bit/存储单元，所以容量是SLC的2倍，价格中等，速度一般，寿命一般，约3000～1万次擦写寿命。 TLC即3bit/存储单元，所以容量是SLC的3倍，价格便宜，速度慢，寿命短，约500次擦写寿命。   二、为什么MLC、SLC的速度慢？ SLC只需要区别1和0。直接出结果，速度快。 MLC通过使用4个的电压等级（电荷量），来区分2个bit，即00、01、10、11。写入、读取时需要确认电压（电荷量），我不知道芯片是如何确认电荷量的，但估计应是要耗点时间，所以速度就慢了。 SLC需要8个电压等级。要控制电荷量越细，速度就要越慢些。   三、为什么MLC、SLC的擦写寿命不是按相应容量倍数减少，而是少了非常多？ SLC是10万次，TLC才500次，为什么不是10万次/3＝3万次？ 1. 闪存擦写时，TLC是3bit/存储单元，一次要擦3bit，那对于“相同容量”的SSD硬盘来说，TLC的擦写损耗就是SLC的3倍了。 实际闪存擦写时，一次性要对整个页进行擦写。比如一次要擦写4K个存储单元，则对SLC来说，是4K bit，而对TLC来说，就是12K bit了，把其它不需要擦的8K bit也给擦了。这样也增加了损耗。   2. 但擦写次数还是对不上，个人想了以后觉得，存储单元每写入一次，漏电就会增加一点。漏电太多就不能用了。 比如MLC分成1V、2V、3V、4V这四个电压等级。写入4V的电压，结果由于漏电，存储单元只能感应出3V来，那这个单元就不能用了。 而对于SLC来说，4V、3V、2V、1V都是有电压的，都可以用。 而TLC的电压等级分得更多，分成了8个等级，只要稍微漏一点点电，存储单元就不能用了。 所以MLC的寿命远远少于SLC，TLC的寿命远远少于MLC。这是主要原因！   四、也可以推断出，SSD硬盘在失电后，数据保存时间上，SLC长于MLC，MLC长于TLC。 TLC存储单元只要稍微电荷丢失掉一点，存储内容就变掉了，数据就不能用了。用TLC保存数据风险很大。   五、厂家为什么不开发出MLC／SLC两用模式？ 在前期芯片比较好时，采用MLC方式；当芯片老化时，改成使用SLC方式。照理是可以实现的技术，比如有的SSD是MLC的，内部可以用SLC模式去跑。 但是，如果要改模式，则原数据全部不能用了，容量减半也不一定够用了。而且厂家巴不得你换新的。所以不现实。   六、关于MLC的芯片采用SLC模式去跑的问题？ 当存储的数据比较少时，采用SLC模式去跑。东芝SSD好像传说是这样的。 比如MLC芯片，共有4个单元，每个单元2bit，可装8bit。 数据只装了4bit，占2个单元，那可以把芯片跑成SLC的，每个单元装1bit数据，把4个单元全占用了。这样读写速度就快多了！测试出来的速度指标相当好看。 但是，在相同数据写入总量下，相当于擦写损耗增加了1倍。 而且，擦写损耗是算在MLC模式的，而不是SLC模式的。因为芯片单元最终是工作于MLC模式的（即“跑SLC模式”时不是按照SLC模式的10万次寿命去减寿命）。 所以，牺牲了寿命，来得到更快的速度。好像不划算，因为MLC的速度已经够我们用了，这时还是寿命比较重要。   七、缓存RAM 缓存RAM能减少硬盘闪存的写入次数，有缓存的SSD肯定比没有的要好。这个用脚趾头想就会知道，不要听厂家乱鼓吹。东芝SSD好像就没有缓存。   八、结论 所以，在MLC技术比较成熟的情况下，采用MLC是性价比最高的。 芯片原理决定了即使是杂牌的MLC，也比品牌的TLC要耐用。 另外，不要买没有缓存、会跑SLC的SSD。  

这篇日志是本阶段最后一篇关于接口通信的实例 后续将把学习重心放在硬件设计和存储 显示上面    本文分三部分 1，AD转换分析 2，我的github搜集的verilog源码大放送（目前两百多兆大概300个实例均来自网络，辅助资料陆续汇总中） 3，AD  DA源码   第一部分：ADC dac AD DA转换在嵌入式系统中也是经常需要使用的测量和波形产生手段 现在大部分的单片机和ARM都已经内置了10-16位的高速AD转换器且使用简单通道数也比较多。 这里举一个fpga驱动TL549的adc转换的例子学习下   和前面介绍的SPI IICUART来讲 AD DA相对来说比较简单 da转换 不再做详细解释看下数据手册基本上就能理解可参考 http://hi.baidu.com/rabbitmysx/item/f04272ea9e1ba2e2fb42ba2f   先看下TL549的参数 TL549 8位单输入逐次逼近式AD转换器 内部4M时钟 IO最大速度I,IMHZ 正基准电压输入2.5V≤REF+≤Vcc+0.1。  负基准电压输入端-0.1V≤REF-≤2.5V。 VCC   系统电源3v≤Vcc≤6v。  GND  接地端。  /CS芯片选择输入端 DATA  OUT 转换结果数据串行输出端与TTL电平兼容输出时高位在前,低位在后。 ANALOGIN模拟信号输入端  REF-≤ANALOGIN≤Vcc 当ANALOGIN≥REF+电压时转换结果为全“1”(0FFH)ANALOGIN≤REF-电压时转换结果为全“0”(00H)。    I/O  CLOCK外接输入/输出时钟输入端,无需与芯片内部系统时钟同步. TLC549器件工作时序  当/CS变为低电平后TLC549芯片被选中同时前次转换结果的最高有效位MSBA7自DATA OUT端输出 接着要求自I/O CLOCK端输入8个外部时钟信号前7个I/O CLOCK 信号的作用是配合TLC549输出前次转换结果的A6-A0位(下降沿发送数据)并为本次转换做准备 在第4个I/O CLOCK信号由高至低的跳变之后，片内采样/保持电路对输入模拟量采样开始 第8个I/O CLOCK信号的下降沿使片内采样/保持电路进入保持状态并启动A/D开始转换。   转换时间为36个系统时钟周期最大为17us。直到A/D转换完成前的这段时间内TLC549的控制逻辑要求: 或者/CS保持高电平,或者I/O CLOCK时钟端保持36个系统时钟周期的低电平。   所以在自TLC549的I/O CLOCK端输入8个外部时钟信号期间需要完成以下工作 读入前次转换结果 对本次转换的输入模拟信号采样并保持 启动本次A/D转换开始   这个例子IO时钟为200Khz 在某次的时钟下降沿将cs拉低并开始从data线上获取数据   每个下降沿到下一个下降沿之间获取一次数据  转换收到的数据并显示到LED数码管     第二部分 verilog实例汇总（ 如侵犯到代码作者权利请及时联系我 ） 学习期间我也买了些书 从图书馆 网络等地方获取了一些源代码 现汇总起来上传到github供fpga学习爱好者学习交流 我不保证代码都全部正确 所以学习之前自己做判断 使用方法很简单 1  你可以在网页上直接学习源代码 2   也可以打包成ZIP下载到你的电脑上学习 3   还可以使用git  clone到你的电脑 这样我的代码只要更新 你就会获得最新的代码   我的verilog-example 仓库 javascript:void(0);/*1378526084816*/ verilogHDL 设计与实战 https://github.com/sheepsleep/Verilog-HDL-design-and-training   第三部分  AD  DA源代码

SLC、MLC和TLC X3(3-bit-per-cell)架构的TLC芯片技术是MLC和TLC技术的延伸，最早期NAND Flash技术架构是SLC(Single-Level Cell)，原理是在1个存储器储存单元(cell)中存放1位元(bit)的资料，直到MLC(Multi-Level Cell)技术接棒后，架构演进为1个存储器储存单元存放2位元。 2009年TLC架构正式问世，代表1个存储器储存单元可存放3位元，成本进一步大幅降低。 如同上一波SLC技术转MLC技术趋势般，这次也是由NAND Flash大厂东芝(Toshiba)引发战火，之后三星电子(Samsung Electronics)也赶紧加入战局，使得整个TLC技术大量被量产且应用在终端产品上。 TLC芯片虽然储存容量变大，成本低廉许多，但因为效能也大打折扣，因此仅能用在低阶的NAND Flash相关产品上，象是低速快闪记忆卡、小型记忆卡microSD或随身碟等。 象是内嵌世纪液体应用、智能型手机(Smartphone)、固态硬碟(SSD)等技术门槛高，对于NAND Flash效能讲求高速且不出错等应用产品，则一定要使用SLC或MLC芯片。 2010年NAND Flash市场的主要成长驱动力是来自于智能型手机和平板计算机，都必须要使用SLC或MLC芯片，因此这两种芯片都处于缺货状态，而TLC芯片却是持续供过于求，且将整个产业的平均价格往下拉，使得市调机构iSuppli在统计2010年第2季全球NAND Flash产值时，出现罕见的市场规模缩小情况发生，从2010年第1季43亿美元下降至41亿美元，减少6.5%。 U盘MP3中使用的SLC、MLC、TLC闪存芯片的区别：     SLC = Single-Level Cell ，即1bit/cell，速度快寿命长，价格超贵（约MLC 3倍以上的价格），约10万次擦写寿命     MLC = Multi-Level Cell，即2bit/cell，速度一般寿命一般，价格一般，约3000---10000次擦写寿命     TLC = Trinary-Level Cell，即3bit/cell，也有Flash厂家叫8LC，速度慢寿命短，价格便宜，约500次擦写寿命，目前还没有厂家能做到1000次。     目前，安德旺科技生产的指纹U盘产品中采用的闪存芯片都是三星MLC中的原装A级芯片。读写速度：采用H2testw v1.4测试，三星MLC写入速度: 4.28-5.59 MByte/s，读取速度: 12.2-12.9 MByte/s。三星SLC写入速度: 8.5MByte/s，读取速度: 14.3MByte/s。 需要说明的闪存的寿命指的是写入(擦写)的次数，不是读出的次数，因为读取对芯片的寿命影响不大。 下面是SLC、MLC、TLC三代闪存的寿命差异         SLC 利用正、负两种电荷  一个浮动栅存储1个bit的信息，约10万次擦写寿命。         MLC 利用不同电位的电荷，一个浮动栅存储2个bit的信息，约一万次擦写寿命，SLC-MLC【容量大了一倍，寿命缩短为1/10】。         TLC 利用不同电位的电荷，一个浮动栅存储3个bit的信息，约500-1000次擦写寿命，MLC-TLC【容量大了1/2倍，寿命缩短为1/20】。         闪存产品寿命越来越短，现在市场上已经有TLC闪存做的产品了 鉴于SLC和MLC或TLC闪存寿命差异太大 强烈要求数码产品的生产商在其使用闪存的产品上标明是SLC和MLC或TLC闪存产品 许多人对闪存的SLC和MLC区分不清。就拿目前热销的MP3随身听来说，是买SLC还是MLC闪存芯片的呢？在这里先告诉大家，如果你对容量要求不高，但是对机器质量、数据的安全性、机器寿命等方面要求较高，那么SLC闪存芯片的首选。但是大容量的SLC闪存芯片成本要比MLC闪存芯片高很多，所以目前2G以上的大容量，低价格的MP3多是采用MLC闪存芯片。大容量、低价格的MLC闪存自然是受大家的青睐，但是其固有的缺点，也不得不让我们考虑一番。     什么是SLC？ SLC英文全称(Single Level Cell——SLC)即单层式储存 。主要由三星、海力士、美光、东芝等使用。 　　SLC技术特点是在浮置闸极与源极之中的氧化薄膜更薄，在写入数据时通过对浮置闸极的电荷加电压，然后透过源极，即可将所储存的电荷消除，通过这样的方式，便可储存1个信息单元，这种技术能提供快速的程序编程与读取，不过此技术受限于Silicon efficiency的问题，必须要由较先进的流程强化技术(Process enhancements)，才能向上提升SLC制程技术。    什么是MLC？ MLC英文全称（Multi Level Cell——MLC)即多层式储存。主要由东芝、Renesas、三星使用。 　　英特尔（Intel）在1997年9月最先开发成功MLC，其作用是将两个单位的信息存入一个Floating Gate（闪存存储单元中存放电荷的部分），然后利用不同电位（Level）的电荷，通过内存储存的电压控制精准读写。MLC通过使用大量的电压等级，每个单元储存两位数据，数据密度比较大。SLC架构是0和1两个值，而MLC架构可以一次储存4个以上的值，因此，MLC架构可以有比较好的储存密度。     与SLC比较MLC的优势： 签于目前市场主要以SLC和MLC储存为主，我们多了解下SLC和MLC储存。SLC架构是0和1两个值，而MLC架构可以一次储存4个以上的值，因此MLC架构的储存密度较高，并且可以利用老旧的生产程备来提高产品的容量，无须额外投资生产设备，拥有成本与良率的优势。 与SLC相比较，MLC生产成本较低，容量大。如果经过改进，MLC的读写性能应该还可以进一步提升。 与SLC比较MLC的缺点： MLC架构有许多缺点，首先是使用寿命较短，SLC架构可以写入10万次，而MLC架构只能承受约1万次的写入。 其次就是存取速度慢，在目前技术条件下，MLC芯片理论速度只能达到６MB左右。SLC架构比MLC架构要快速三倍以上。 再者，MLC能耗比SLC高，在相同使用条件下比SLC要多15%左右的电流消耗。 虽然与SLC相比，MLC缺点很多，但在单颗芯片容量方面，目前MLC还是占了绝对的优势。由于MLC架构和成本都具有绝对优势，能满足2GB、4GB、8GB甚至更大容量的市场需求。