标签: spi协议

一、注意 用veilog 设计程序，始终要明白实际中是一大堆电路，并且 在同步电路中，当前的输出在下一个周期才能被采样到。 在T1时刻上升沿后，C1_CLK输出，到T2时刻，C1_CLK才能被采样。 实际的电路输出C1_CLK是在T1延时一定的时间后在开始输出的，在T2时刻延时一段时间才停止输出的。所有的电路只要满足建立时间、保持时间，可以被采样的时间，就满足时序要求。 二、SPI介绍      SPI是一种高速的、全双工、同步的通信总线，并且只占用4根IO.。它以主从方式工作，这种模式通常有一个主设备和一个或者多个从设备，至少需要4根线，实际3根也可以（单向通信时），它们是SDI(数据输入)、SDO(数据输出)、SCK(时钟)、CS(片选)。 (1)MOSI - 主设备数据输出，从设备数据输入； (2)MISO-主设备数据输入，从设备数据输出； (3)SCLK- 时钟信号，由主设备产生； (4)CS - 从设备使能信号，由主设备控制；        SPI模块为了和外设进行数据交换，根据外设的要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大影响。如果CPOL=0,串行同步时钟的空闲状态为低电平；如果CPOL=1,则为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一。如果CPHA=0,在串行同步时钟的第一个跳变沿（上升或者下降）数据被采样；如果CPHA=1, 在串行同步时钟的第二个跳变沿数据被采样。 SPI 主模块和外设时钟相位和极性要一致。 SPI 的接口时序图如下： 下面的设计采用了CPOL=0,CPHA=0,即串行同步时钟的空闲状态为低电平，在串行同步时钟的第一个跳变沿（上升或者下降）数据被采样。 三、程序设计 1、整体思路 状态机的设计： （注意：同一个系统时钟下，当前时钟周期赋值，当前时钟周期输出，下一个时钟周期才能被采样）。在设计状态机的时候， case(s) 0:s = 1; //执行这句时，s已经输出0，但是需要等到下一个周期才能运行到状态1 1:s = 0; //同样执行这句时，s输出0，但是下个时钟周期才能执行状态0处的代码 2、 SPI_LOOP读写SPI的设计   源代码 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2017/10/26 08:02:14 // Design Name: // Module Name: SPI_LOOP // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // ////////////////////////////////////////////////////////////////////////////////// module SPI_LOOP( input Clk, input Rst, input Miso, output Mosi, output Sck, output Led ); reg Led; reg IsSta; //启动发送标志 reg WrData; //发送寄存器 wire RdData; // 接收寄存器 reg s; //状态机 reg C1; //LED的延时计数器 wire IsDone; // 一次SPI传输完成 always @(posedge Clk)begin if(!Rst) Led = 0; else if(IsDone) Led = RdData ; end //SPI 读写状态机 always @(posedge Clk)begin if(!Rst)begin IsSta = 1'b0; s = 3'b0; WrData = 0; C1 = 0; end else begin case(s) 0://如果WrData16，每次WrData加1输出，否则输出0 begin IsSta = 0; s = 3'd1; C1 = 0; if(WrData16) WrData = WrData + 1'b1; else   WrData = 0; end 1,2:  //空2个时钟 s = s+1'b1; 3: //write begin IsSta = 1; s = 4; end 4: //等待一次读写完成 begin IsSta = 0; if(IsDone) s = 5; end 5: //延时 s = 0; //仿真时为了加快仿真速度用这句，否则注释掉 //begin if(C1 WrData, input IsSta, //启动一次数据读或者写 output Sck, //SPI时钟 output Mosi, output RdData, output IsDone ); reg SckState; //SPI时钟状态机 reg s; reg SckEn; //使能SPI时钟 reg IsDone; //一次读或者写操作完成 reg SckC = 0; //Sck 计数器 reg BitC = 0; //bit位计数器 wire DataOut; wire SftOut; //移位串行输出 reg Sck,SckD1; wire SckUp,SckNp; //同步整形电路，获取Sck的上升沿 //串行数据在Sck上升沿读入 assign SckUp = Sck (!SckD1); //同步整形电路，获取Sck的上升沿 //串行数据在Sck下降沿发出 //通常发送数据是下降沿，改变数据 //上升数据问题，并被读取 assign SckNp = !Sck (SckD1); always @(posedge Clk)begin SckD1 = Sck; end //SPI计数器 always @(posedge Clk)begin if(SckEn SckUp) BitC = BitC + 1'b1; else if(BitC == SPI_LEN) BitC = 4'd0; end assign Mosi = SftOut; //移位模块串行输出 //主机状态 always @(posedge Clk)begin if(!Rst)begin s = 1'b0; IsDone = 1'b0; SckEn = 1'b0; end else begin case(s) 0://空闲状态，如果 IsSta = 1 进入移位状态 begin IsDone = 1'b0; SckEn = 1'b0; if(IsSta) s = 1'b1; end 1://移位状态：使能Sck时钟，当读入或者发出的数据到达SPI_LEN后，本次操作完成 begin SckEn = 1'b1; if(BitC == SPI_LEN)begin SckEn = 1'b0; IsDone = 1'b1; s = 1'b0; end end endcase end end //SPI 时钟发生器 always @(posedge Clk)begin if(!Rst)begin SckC = 7'd0; Sck = 1'b0; SckState = 2'd0; end else begin case(SckState) 0: //如果SckEn =1 ,则开始产生SPI时钟 begin SckC = 7'd0; Sck = 1'd0; if(SckEn)   SckState = 2; end 1: //输出高电平 begin Sck = 1'b1; if(SckC = SPI_DIV)begin SckState = 2; SckC = 7'd0; end else SckC = SckC + 1'b1; end 2://输出低电平 begin Sck = 1'b0; if(SckC = SPI_DIV)begin SckC = 7'd0; if(SckEn) SckState = 1; else SckState = 0; end else SckC = SckC + 1'b1; end endcase end end wire IsSpiLd; assign IsSpiLd = IsSta; SHIFT#( .SPI_LEN(SPI_LEN) ) SHIFT_INST( .Clk(Clk), .Rst(Rst), .SckWr(SckNp), //发送触发 .SckRd(SckUp), //读触发 .IsLoad(IsSpiLd), //加载数据 .DataIn(WrData), //发出的数据 并行的 .SftIn(Miso), // 读入的数据串行的 .SftEn(SckEn), //Sck使能，同时是移位使能 .SftOut(SftOut), //串行发出 .DataOut(RdData) //读入的并行数据 ); endmodule 3、移位模块的设计 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2017/10/26 15:17:01 // Design Name: // Module Name: SHIFT // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // ////////////////////////////////////////////////////////////////////////////////// module SHIFT# ( parameter SPI_LEN = 4'd8 ) ( input Clk, input SckWr, //写触发时钟 input SckRd, //读触发时钟 input Rst,   input IsLoad, //加载数据信号 input DataIn, input SftIn, //移位输入 input SftEn, //移位使能 output SftOut, //移位输出 output reg DataOut //移位并行输出 ); reg DataInt;//发送数据寄存器 assign SftOut = DataInt ; //移位输出 always @(posedge Clk)begin if(!Rst)begin DataInt = 0; DataOut = 0; end   else if(IsLoad) DataInt = DataIn; //加载数据到寄存器 else if(SftEn)begin if(SckWr) DataInt = {DataInt ,1'b0};//移位输出 if(SckRd) DataOut = {DataOut ,SftIn};//移位输入 end     end   endmodule 4、仿真 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2017/10/26 15:29:21 // Design Name: // Module Name: simu // Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // ////////////////////////////////////////////////////////////////////////////////// module simu( ); reg Clk; reg Rst; reg Miso; wire Mosi; wire Sck; wire Led; SPI_LOOP in( .Clk(Clk), .Rst(Rst), .Mosi(Mosi), .Miso(Miso), .Sck(Sck), .Led(Led) ); always @(*) Miso = Mosi; initial begin Clk = 0; Rst = 0; #10 Clk = !Clk; #10 Clk = !Clk; #10 Clk = !Clk; Rst = 1; forever #10 Clk = !Clk; //周期50M end initial begin $monitor($time,,,Led = %b ,Led); end   endmodule 仿真结果 ​ ​

关于I2C 和SPI总线协议 IICvs SPI          现今，在低端数字通信应用领域，我们随处可见IIC (Inter-Integrated Circuit) 和 SPI (Serial Peripheral Interface)的身影。原因是这两种通信协议非常适合近距离低速芯片间通信。Philips（for IIC）和Motorola（for SPI） 出于不同背景和市场需求制定了这两种标准通信协议。          IIC 开发于1982年，当时是为了给电视机内的CPU和外围芯片提供更简易的互联方式。电视机是最早的嵌入式系统之一，而最初的嵌入系统是使用内存映射（memory-mapped I/O）的方式来互联微控制器和外围设备的。要实现内存映射，设备必须并联入微控制器的数据线和地址线，这种方式在连接多个外设时需大量线路和额外地址解码芯片，很不方便并且成本高。          为了节省微控制器的引脚和和额外的逻辑芯片，使印刷电路板更简单，成本更低，位于荷兰的Philips实验室开发了 ‘Inter-Integrated Circuit’，IIC 或 IIC ，一种只使用二根线接连所有外围芯片的总线协议。最初的标准定义总线速度为100kbps。经历几次修订，主要是1995年的400kbps，1998的3.4Mbps。          有迹象表明，SPI总线首次推出是在1979年，Motorola公司将SPI总线集成在他们第一支改自68000微处理器的微控制器芯片上。SPI总线是微控制器四线的外部总线（相对于内部总线）。与IIC不同，SPI没有明文标准，只是一种事实标准，对通信操作的实现只作一般的抽象描述，芯片厂商与驱动开发者通过data sheets和application notes沟通实现上的细节。 SPI      对于有经验的数字电子工程师来说，用SPI互联两支数字设备是相当直观的。SPI是种四根信号线协议（如图）： § SCLK: Serial Clock (output from master); § MOSI; SIMO: Master Output, Slave Input(output from master); § MISO; SOMI: Master Input, Slave Output(output from slave); § SS: Slave Select (active low, outputfrom master).         SPI是［单主设备（ single-master ）］通信协议，这意味着总线中的只有一支中心设备能发起通信。当SPI主设备想读/写［从设备］时，它首先拉低［从设备］对应的SS线（SS是低电平有效），接着开始发送工作脉冲到时钟线上，在相应的脉冲时间上，［主设备］把信号发到MOSI实现“写”，同时可对MISO采样而实现“读”，如下图：          SPI有四种操作模式——模式0、模式1、模式2和模式3，它们的区别是定义了在时钟脉冲的哪条边沿转换（toggles）输出信号，哪条边沿采样输入信号，还有时钟脉冲的稳定电平值（就是时钟信号无效时是高还是低）。每种模式由一对参数刻画，它们称为时钟极（clock polarity）CPOL与时钟期（clock phase）CPHA。 ［主从设备］必须使用相同的工作参数——SCLK、CPOL 和 CPHA，才能正常工作。如果有多个［从设备］，并且它们使用了不同的工作参数，那么［主设备］必须在读写不同［从设备］间重新配置这些参数。以上SPI总线协议的主要内容。SPI不规定最大传输速率，没有地址方案；SPI也没规定通信应答机制，没有规定流控制规则。事实上，SPI［主设备］甚至并不知道指定的［从设备］是否存在。这些通信控制都得通过SPI协议以外自行实现。例如，要用SPI连接一支［命令-响应控制型］解码芯片，则必须在SPI的基础上实现更高级的通信协议。SPI并不关心物理接口的电气特性，例如信号的标准电压。在最初，大多数SPI应用都是使用间断性时钟脉冲和以字节为单位传输数据的，但现在有很多变种实现了连续性时间脉冲和任意长度的数据帧。 IIC          与SPI的单主设备不同，IIC 是多主设备的总线，IIC没有物理的芯片选择信号线，没有仲裁逻辑电路，只使用两条信号线—— ‘serial data’ (SDA) 和 ‘serial clock’ (SCL)。IIC协议规定： § 第一，每一支IIC设备都有一个唯一的七位设备地址； § 第二，数据帧大小为8位的字节； § 第三，数据（帧）中的某些数据位用于控制通信的开始、停止、方向（读写）和应答机制。 IIC 数据传输速率有标准模式（100 kbps）、快速模式（400 kbps）和高速模式（3.4 Mbps），另外一些变种实现了低速模式（10 kbps）和快速+模式（1 Mbps）。 物理实现上，IIC 总线由两根信号线和一根地线组成。两根信号线都是双向传输的，参考下图。IIC协议标准规定发起通信的设备称为主设备，主设备发起一次通信后，其它设备均为从设备。 IIC 通信过程大概如下。首先，主设备发一个START信号，这个信号就像对所有其它设备喊：请大家注意！然后其它设备开始监听总线以准备接收数据。接着，主设备发送一个7位设备地址加一位的读写操作的数据帧。当所设备接收数据后，比对地址自己是否目标设备。如果比对不符，设备进入等待状态，等待STOP信号的来临；如果比对相符，设备会发送一个应答信号——ACKNOWLEDGE作回应。 当主设备收到应答后便开始传送或接收数据。数据帧大小为8位，尾随一位的应答信号。主设备发送数据，从设备应答；相反主设备接数据，主设备应答。当数据传送完毕，主设备发送一个STOP信号，向其它设备宣告释放总线，其它设备回到初始状态。 基于IIC总线的物理结构，总线上的START和STOP信号必定是唯一的。另外，IIC总线标准规定SDA线的数据转换必须在SCL线的低电平期，在SCL线的高电平期，SDA线的上数据是稳定的。 在物理实现上，SCL线和SDA线都是漏极开路（open-drain），通过上拉电阻外加一个电压源。当把线路接地时，线路为逻辑0，当释放线路，线路空闲时，线路为逻辑1。基于这些特性，IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。 IIC总线设计只使用了两条线，但相当优雅地实现任意数目设备间无缝通信，堪称完美。我们设想一下，如果有两支设备同时向SCL线和SDA线发送信息会出现什么情况。 基于IIC总线的设计，线路上不可能出现电平冲突现象。如果一支设备发送逻辑0，其它发送逻辑1，那么线路看到的只有逻辑0。也就是说，如果出现电平冲突，发送逻辑0的始终是“赢家”。 总线的物理结构亦允许主设备在往总线写数据的同时读取数据。这样，任何设备都可以检测冲突的发生。当两支主设备竞争总线的时候，“赢家”并不知道竞争的发生，只有“输家”发现了冲突——当它写一个逻辑1，却读到0时——而退出竞争。 10位设备地址          任何IIC设备都有一个7位地址，理论上，现实中只能有127种不同的IIC设备。实际上，已有IIC的设备种类远远多于这个限制，在一条总线上出现相同的地址的IIC设备的概率相当高。为了突破这个限制，很多设备使用了双重地址——7位地址加引脚地址（external configuration pins）。IIC 标准也预知了这种限制，提出10位的地址方案。 10位的地址方案对 IIC协议的影响有两点： § 第一，地址帧为两个字节长，原来的是一个字节； § 第二，第一个字节前五位最高有效位用作10位地址标识，约定是“11110”。 除了10位地址标识，标准还预留了一些地址码用作其它用途，如下表： 时钟拉伸         在 IIC 通信中，主设备决定了时钟速度。因为时钟脉冲信号是由主设备显式发出的。但是，当从设备没办法跟上主设备的速度时，从设备需要一种机制来请求主设备慢一点。这种机制称为时钟拉伸，而基于I²C结构的特殊性，这种机制得到实现。当从设备需要降低传输的速度的时候，它可以按下时钟线，逼迫主设备进入等待状态，直到从设备释放时钟线，通信才继续。 高速模式        原理上讲，使用上拉电阻来设置逻辑1会限制总线的最大传输速度。而速度是限制总线应用的因素之一。这也说明为什么要引入高速模式（3.4 Mbps）。在发起一次高速模式传输前，主设备必须先在低速的模式下（例如快速模式）发出特定的“High Speed Master”信号。为缩短信号的周期和提高总线速度，高速模式必须使用额外的I/O缓冲区。另外，总线仲裁在高速模式下可屏蔽掉。更多的信息请参与总线标准文档。 IIC vs SPI: 哪位是赢家？          我们来对比一下IIC 和 SPI的一些关键点： 第一，总线拓扑结构/信号路由/硬件资源耗费        IIC 只需两根信号线，而标准SPI至少四根信号，如果有多个从设备，信号需要更多。一些SPI变种虽然只使用三根线——SCLK, SS和双向的MISO/MOSI，但SS线还是要和从设备一对一根。另外，如果SPI要实现多主设备结构，总线系统需额外的逻辑和线路。用IIC 构建系统总线唯一的问题是有限的7位地址空间，但这个问题新标准已经解决——使用10位地址。从第一点上看，IIC是明显的大赢家。 第二，数据吞吐/传输速度           如果应用中必须使用高速数据传输，那么SPI是必然的选择。因为SPI是全双工，IIC 的不是。SPI没有定义速度限制，一般的实现通常能达到甚至超过10 Mbps。IIC 最高的速度也就快速+模式（1 Mbps）和高速模式（3.4 Mbps），后面的模式还需要额外的I/O缓冲区，还并不是总是容易实现的。 第三，优雅性          IIC 常被称更优雅于SPI。公正的说，我们更倾向于认为两者同等优雅和健壮。IIC的优雅在于它的特色——用很轻盈的架构实现了多主设备仲裁和设备路由。但是对使用的工程师来讲，理解总线结构更费劲，而且总线的性能不高。 SPI的优点在于它的结构相当的直观简单，容易实现，并且有很好扩展性。SPI的简单性不足称其优雅，因为要用SPI搭建一个有用的通信平台，还需要在SPI之上构建特定的通信协议软件。也就是说要想获得SPI特有而IIC没有的特性——高速性能，工程师们需要付出更多的劳动。另外，这种自定的工作是完全自由的，这也说明为什么SPI没有官方标准。IIC和SPI都对低速设备通信提供了很好的支持，不过，SPI适合数据流应用，而IIC更适合“字节设备”的多主设备应用。 小结        在数字通信协议簇中，IIC和SPI常称为“小”协议，相对Ethernet, USB, SATA, PCI-Express等传输速度达数百上千兆字节每秒的总线。但是，我们不能忘记的是各种总线的用途是什么。“大”协议是用于系统外的整个系统之间通信的，“小”协议是用于系统内各芯片间的通信，没有迹象表明“大”协议有必要取代“小”协议。IIC和SPI的存在和流行体现了“够用就好”的哲学。回应文首，IIC和SPI如此的流行，它是任何一位嵌入式工程师必备的工具。