所需E币: 5
时间: 2020-1-9 14:18
大小: 26.5KB
印製線路板設計經驗點滴印製線路板設計經驗點滴(提高電子產品的抗干擾能力和電磁相容性)在研製帶處理器的電子產品時,如何提高抗干擾能力和電磁相容性?1、下面的一些系統要特別注意抗電磁干擾:(1)微控制器時鐘頻率特別高,匯流排週期特別快的系統。(2)系統含有大功率,大電流驅動電路,如產生火花的繼電器,大電流開關等。(3)含微弱類比信號電路以及高精度A/D變換電路的系統。2、為增加系統的抗電磁干擾能力採取如下措施:(1)選用頻率低的微控制器:選用外時鐘頻率低的微控制器可以有效降低雜訊和提高系統的抗干擾能力。同樣頻率的方波和正弦波,方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度,比基波小,但頻率越高越容易發射出成為噪音源,微控制器產生的最有影響的高頻雜訊大約是時鐘頻率的3倍。(2)減小信號傳輸中的畸變微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右,輸入電容10PF左右,輸入阻抗相當高,高速CMOS電路的輸出端都有相當的帶載能力,即相當大的輸出值,將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端,反射問題就很嚴重,它會引起信號畸變,增加系統雜訊。當Tpd>Tr時,就成了一個傳輸線問題,必須考慮信號反射,阻抗匹配等問題。信號在印製板上的延遲時間與引線的特性阻抗有關,即與印製線路板材料的介電常數有關。可以粗略地認為,信號在印製板引線的傳輸速度,約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電話元件的Tr(標準延遲時間)為3到18ns之間。在印製線路板上,信號通過一個7W的電阻和一段25cm長的引線,線上延遲時間大致在4~20ns之間。也就是說,信號在印刷線路上的引線越短越好,最長不宜超過25cm。而且過孔數目也應儘量少,最好不多於2個。當信號的上升時間快於信號延遲時間,就要按照快電子學處理。此時要考慮傳輸……