tag 标签: 的设

相关资源
  • 所需E币: 5
    时间: 2020-1-9 14:50
    大小: 845.5KB
    上传者: 978461154_qq
    ADS设计实例,实验一微波滤波器的设计制作与调试—ADS……
  • 所需E币: 3
    时间: 2020-1-9 15:57
    大小: 757.38KB
    上传者: quw431979_163.com
    基于ARM的嵌入式系统程序开发要点(四)——异常处理机制的设计1995-2004TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.1995-2004TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.1995-2004TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.1995-2004TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.……
  • 所需E币: 5
    时间: 2020-1-9 16:04
    大小: 85KB
    上传者: 16245458_qq.com
    ——GPS高精度的时钟的设计和实现|GPS高精度的时钟的设计和实现||文章作者:九江学院严青李志远||文章类型:设计应用文章加入时间:2003年3月18日23:6||文章出处:单片机与嵌入式系统应用||[pic]||||||   摘要:介绍采用GPS、OEM接收板来实现精密时钟系统的设计思路和||方法,给出基本的硬件电路和软件流程。||   关键词:GPSGPSOEM串口通信||1概述||GPS(GlobalPositioning||System)全球定位系统是利用美国的24颗GPS地址卫星所发射的信号而建||立的导航、定位、授时的系统。美国政府已承诺,在今后相当长的一段||时间内,GPS系统将向全世界免费开放……
  • 所需E币: 4
    时间: 2020-1-9 16:25
    大小: 3.04MB
    上传者: 二不过三
    CDMA基站微波功率放大器的研究和设计——Doherty功放的设计华东师范大学硕士学位论文CDMA基站微波功率放大器的研究和设计――Doherty功放的设计姓名:杨青申请学位级别:硕士专业:电子与通信工程指导教师:郑正奇20090901摘要摘要随着信息通讯技术的飞速发展,运营商之间的竞争越来越激烈。运营商对于基站的效率问题越来越重视。如何提高基站发射功率机的效率问题是我们匾待解决的一个课题。国内制造商大多数采用末级放大管为Doherty功率管的数字预失真功率放大器的方式,国外制造商比较成熟的技术是采用末级放大器管为Doherty功放管的前馈式功率放大器。本论文重点讨论末级放大管采用Doherty的前馈式功率放大器来提高基站效率。前馈功率放大器是功率输出的时候对信号进行修正的功率放大的方案,它主要是由主路和辅路组成,在信号输入口辅路的信号做一定的时延的处理,从耦合器耦合出的信号经过主路的功放管放大之后,经由耦合器耦合一部分信号,再经过调整电路做相位和时延的调整,然后把主路放大输出的信号和辅路延迟后的信号做对消。前馈放大器的技术优点是保证输出信号的三阶交调结果优于其它方式,同时功放的效率也得到提高。Doherty功放管由2个功放组成:一个主功放,一个辅助功放,主功放工作在B类,辅助功放工作在C类。在本文中根据实际的功率、增益、三阶交调等指标需要选用飞思卡尔公司的MF9045N作为Doherty功放管的两个功放。论文首先依据Doherty功放管的功率、效率以及输出匹配这几个关键指标,对Doherty功率放大器进行了系统的优化设计并做了全面的仿真,然后根据仿真的结果做出实际的Doherty功放电路。实际测试结果与仿真结果一致,达到预期目的。在分合路器方面本论文采用了按需定制功率的分、合路方式。大功率的功率放大器是需要一些数量的Doherty功放管组合才能达到预期的功率的,分、合路……
  • 所需E币: 5
    时间: 2020-1-10 12:28
    大小: 377.5KB
    上传者: 238112554_qq
    PADS(POWERPCB)手机板盲埋孔的设计方案PADSLayout(PowerPCB)手机板盲埋孔的设计方案www.kgs.com.hk什么是盲埋孔?随着目前便携式产品的设计朝着小型化和高密度的方向发展,PCB的设计难度也越来越大,对PCB的生产工艺提出了更高的要求。在目前大部分的便携式产品中使0.65mm间距以下BGA封装,均使用了盲埋孔的设计工艺,那么什么是盲埋孔呢?盲孔(Blindvias/LaserVias):盲孔是将PCB内层走线与PCB表层走线相连的过孔类型,此孔不穿透整个板子。埋孔(Buriedvias):埋孔则只连接内层之间的走线的过孔类型,所以是从PCB表面是看不出来的。比思电子有限公司www.kgs.com.hk什么是盲埋孔?如图是一个8层板的剖面结构示意图:A:通孔(L1-L8)B:埋孔(L2-L7)C:盲孔(L7-L8)D:盲孔(L1-L3)注:下面的例子均以8层板为例比思电子有限公司www.kgs.com.hk什么是盲埋孔?下图是在PADSRouter(BlazeRouter)的Navigator窗口中看到的盲埋孔的剖面结构图:Layer2-Layer7的埋孔Layer1-Layer2的盲孔比思电子有限公司www.kgs.com.hk盲埋孔的设置设置DrillPairs点击菜单的Setup-DrillPairs…,出现如右图设置对话框点击右边的Add按钮,进行您所需要的层对的设置如右图进行了3种类型的盲埋孔设置和一种通孔类型的设置比思电子有限公司www.kgs.com.hk盲埋孔的设置设置Via类型点击菜单的Setup-PadStacks,再选择PadStackType中的Via选项,出现如右图设置对话框。点击左下……
  • 所需E币: 5
    时间: 2020-1-10 12:33
    大小: 295.46KB
    上传者: rdg1993
    POWERPCB中thermal及antipad的设置我看过很多人的板子,都没有看到对这两个东东有好好设置过的,或许是不知道,或许是和我一样---比较懒。但我觉得要做得正规一点,这两个东东还是设一下的好,以后会方便许多。去年我曾经写过一篇POWERPCB元件制作的贴子,现在写这个,算是对它的一个补充吧。首先我们要看一下这两个东东的含义。ThermalPad:这是为了减少散热把元件PAD和大块铜皮以花焊盘的形式连接。(顺便说说我对这个东西的了解,如果只从信号角度来讲,肯定是整个焊盘都连在铜皮上来得好,尤其是在电源方面。但是大片铜皮这样铺在上面在PAD上锡的时候散热会很快,有时会导致吃锡不良,当然在波峰焊上面这种情况少。工程师在用手取零件的时候就能很容易感觉的。以花焊盘连接就避免了这样的状况。)Antipad:字面上理解是反焊盘,其实就是说负片中铺铜和焊盘的距离。这个很重要的体现在哪里呢,如果你在做高频方面的东西,要算过孔的寄生电容,寄生电感就要用到这个参数,如果不设置的话,它和铺铜的距离就是你设置的电气间隙的值。如果你用allegro画过零件,你对这两个东西就应该是非常的了解。好了,为了说明这两个东东,我先搞几个零件做一个简单的四层板,等会一对比就更容易说明这两个设置的具体作用。图中我把第二层设为负片,第三层设为正片,以分别说明这两种情况下的效果。好,现在我们先来看零件制作的时候是怎么操作的,以C1为例,因为SMT零件只是通孔零件的一种特例,故我们知道了PTH零件的PAD制作,那么SMT零件也就知道该怎么制作了。下图是C1在零件库中的模样,是不是这样PAD做好,丝印做好,零件属性设好就算完成了呢?当然,如果一个零件这样也是可以的,但我今天要说的是要加上thermalpad和antipad,当然就没有完……
  • 所需E币: 5
    时间: 2020-1-10 12:50
    大小: 150.51KB
    上传者: 2iot
    电磁兼容与印制电路板的设计CAM&CAD………………………………………………………………………………Summarization&Comment……………CAMCAD基…………………………………………………………………………………………………………………………综述与评…论铜箔与材电磁兼容与印制电路板的设计(广东机电职业技术学院广州510515)张洁萍摘要随着电子产品趋向于小型化、智能化,电子元器件也趋向于体积更小、速度更高、集成度更大。由此带来的电磁兼容问题也日益严重。目前各类电子设备的电子元器件仍然以印制电路板(PCB)为主要装配方式。保证PCB的电磁兼容性是整个系统设计的关键。主要讨论PCB设计中涉及的电磁兼容问题及其解决方法。关键词电磁兼容(EMC)印制电路板(PCB)PrintedCircuitBoardDesignandElectroMagneticCompatibilityZhangJiepingAbstractWiththeevolutionoftheelectronicproduct.EMCdesignforprintedcircuitboards(PCB)canmakeasignificantdifferenceintheelectronicproduct'sperformance.ThisreportanalyzestheEMCofthePCBdesigninapracticalwayandpr……
  • 所需E币: 3
    时间: 2020-1-13 09:43
    大小: 216.51KB
    上传者: rdg1993
    ESD保护电路的设计ESD保护电路的设计MAXIM北京办事处栾成强ESD静电放电给你的电子产品带来致命的危害不仅降低了产品的可靠性增加了维修成本而且不符合欧洲共同体规定的工业标准EN61000-4-2就会影响产品在欧洲的销售所以电子设备制造商通常会在电路设计的初期就考虑ESD保护电路本文将讨论ESD保护电路的几种方法1ESD的产生及危害当两个物体碰撞或分离时就会产生静电放电ESD即静态电荷从一个物体移动到另一个物体两个具有不同电势的物体之间产生静态电荷的移动类似于一次很小的闪电过程放电量的大小和放电持续时间取决于物体的类型和周围的环境等多种因素当ESD具有足够高的能量时将造成半导体器件的损坏静电放电ESD可能随时发生例如插拔电缆或人体接触器件的I/O端口或者是一个带电的物体接触半导体器件半导体器件触地以及静电场和电磁干扰产生足够高的电压引起静电放电ESDESD基本上可以分为三种类型一是各种机器引起的ESD二是家具移动或设备移动引起的ESD三是人体接触或设备移动引起的ESD所有这三种ESD对于半导体器件的生产和电子产品的生产都非常重要电子产品的使用过程最容易受到第三种ESD的损坏便携式电子产品尤其容易受到人体接触ESD的损坏ESD一般情况下会损坏与之相连的接口器件另一种情况是遭受ESD冲击后的器件可能不会立即损坏而是性能下降导致产品过早出现故障当集成电路IC经受ESD时放电回路的电阻通常都很小无法限制放电电流例如将带静电的电缆插到电路接口上时放电回路的电阻几乎为零造成可高达几十安培的瞬间放电尖峰电流流入相应的IC管脚瞬间大电流会严重损伤IC局部发热的热量甚至会融化硅片管芯ESD对IC的损伤一般还包括内部金……
  • 所需E币: 4
    时间: 2020-1-13 09:56
    大小: 216.51KB
    上传者: 二不过三
    ESD保护电路的设计ESD保护电路的设计MAXIM北京办事处栾成强ESD静电放电给你的电子产品带来致命的危害不仅降低了产品的可靠性增加了维修成本而且不符合欧洲共同体规定的工业标准EN61000-4-2就会影响产品在欧洲的销售所以电子设备制造商通常会在电路设计的初期就考虑ESD保护电路本文将讨论ESD保护电路的几种方法1ESD的产生及危害当两个物体碰撞或分离时就会产生静电放电ESD即静态电荷从一个物体移动到另一个物体两个具有不同电势的物体之间产生静态电荷的移动类似于一次很小的闪电过程放电量的大小和放电持续时间取决于物体的类型和周围的环境等多种因素当ESD具有足够高的能量时将造成半导体器件的损坏静电放电ESD可能随时发生例如插拔电缆或人体接触器件的I/O端口或者是一个带电的物体接触半导体器件半导体器件触地以及静电场和电磁干扰产生足够高的电压引起静电放电ESDESD基本上可以分为三种类型一是各种机器引起的ESD二是家具移动或设备移动引起的ESD三是人体接触或设备移动引起的ESD所有这三种ESD对于半导体器件的生产和电子产品的生产都非常重要电子产品的使用过程最容易受到第三种ESD的损坏便携式电子产品尤其容易受到人体接触ESD的损坏ESD一般情况下会损坏与之相连的接口器件另一种情况是遭受ESD冲击后的器件可能不会立即损坏而是性能下降导致产品过早出现故障当集成电路IC经受ESD时放电回路的电阻通常都很小无法限制放电电流例如将带静电的电缆插到电路接口上时放电回路的电阻几乎为零造成可高达几十安培的瞬间放电尖峰电流流入相应的IC管脚瞬间大电流会严重损伤IC局部发热的热量甚至会融化硅片管芯ESD对IC的损伤一般还包括内部金……
  • 所需E币: 5
    时间: 2020-1-13 10:04
    大小: 498.71KB
    上传者: wsu_w_hotmail.com
    单板电磁兼容EMC的设计单板电磁兼容(EMC)的设计说明:原文(英语)来自FreescaleSemiconductor,Inc.的应用文档,作者,T.C.Lun,ApplicationsEngineering,Division,HongKong.译者:xddjd,mail:djdym@126.comMicrocontroller这篇文章讨论了Board-Level的电磁兼容设计,包括元器件的选择,电路的设计及印刷电路板的layout。文档分为下列几个部分:zzzzzPART1综观EMCPART2器件的选择及电路的设计PART3印刷电路板layout技术附录A附录BEMC术语表抗干扰测量标准[转贴请注明]译者:xddjd第一部分EMI和EMC纵览:在现代电子设计中EMI是一个主要的问题。为抗干扰,设计者要么除掉干扰源,要么保护受影响的电路,最终的目的都是为了达到电磁兼容的目的。仅仅达到电磁兼容也许还不够。虽然电路工作在板级,但它有可能对系统的其他部件辐射噪音、干扰,从而引起系统级的问题。此外,系统级或者设备级的EMC不得不满足某些辐射标准,以便不影响其他设备。许多发达国家在电子产品上有非常严格的EMC标准。为了达到这些要求,设计者必须考虑从板极开始的EMI抑制。一个简单的EMI模型包含三个元素,如图1所示:1.EMI源2.耦合路径3.感应体辐射控制感应控制(减少噪音水平)(降低传播效率)(降低传播效率)(增加感应的免疫性)图1:EMI元素(1)EMI源:EMI源包括微处理器,微控制器,静电放电,传播器,瞬态电源器件,如机电继电器,电源开关,闪电等。在一个微控制的系统里面,时钟电路通常是宽带噪音的最大产生者,这种噪音分布在整个频段范围内……
  • 所需E币: 3
    时间: 2020-1-13 10:07
    大小: 1.11MB
    上传者: 238112554_qq
    2006电子与封装-亚微米CMOS电路中VDD_VSSESD保护结构的设计……
  • 所需E币: 4
    时间: 2020-1-13 10:45
    大小: 28KB
    上传者: givh79_163.com
    RCD吸收电路的设计RCD吸收电路的设计(开关电源)对于一位开关电源工程师来说,在一对或多对相互对立的条件面前做出选择,那是常有的事。而我们今天讨论的这个话题就是一对相互对立的条件。(即要限制主MOS管最大反峰,又要RCD吸收回路功耗最小)在讨论前我们先做几个假设,①开关电源的工作频率范围:20~200KHZ;②RCD中的二极管正向导通时间很短(一般为几十纳秒);③在调整RCD回路前主变压器和MOS管,输出线路的参数已经完全确定。有了以上几个假设我们就可以先进行计算:一﹑首先对MOS管的VD进行分段:ⅰ,输入的直流电压VDC;ⅱ,次级反射初级的VOR;ⅲ,主MOS管VD余量VDS;ⅳ,RCD吸收有效电压VRCD1。二﹑对于以上主MOS管VD的几部分进行计算:ⅰ,输入的直流电压VDC。在计算VDC时,是依最高输入电压值为准。如宽电压应选择AC265V,即DC375V。VDC=VAC*√2ⅱ,次级反射初级的VOR。VOR是依在次级输出最高电压,整流二极管压降最大时计算的,如输出电压为:5.0V±5%(依Vo=5.25V计算),二极管VF为0.525V(此值是在1N5822的资料中查找额定电流下VF值).VOR=(VF+Vo)*Np/Nsⅲ,主MOS管VD的余量VDS.VDS是依MOS管VD的10%为最小值.如KA05H0165R的VD=650应选择DC65V.VDS=VD*10%ⅳ,RCD吸收VRCD.MOS管的VD减去ⅰ,ⅲ三项就剩下VRCD的最大值。实际选取的VRCD应为最大值的90%(这里主要是考虑到开关电源各个元件的分散性,温度漂移和时间飘移等因素得影响)。VRCD=(VD-VDC-VDS)*90%注意:①VRCD是计算出理论值,再通过实验进行调整,使得实际值与理论值相吻合.②……
  • 所需E币: 3
    时间: 2020-1-13 10:48
    大小: 529.96KB
    上传者: rdg1993
    缓冲电路的设计缓冲器件的选型与缓冲器设计戴卫力博士缓冲电路的分类缓冲电路的作用:1、限制管子关断电压尖峰;2、限制导通时的冲击电流;3、减小二极管的反向恢复造成的电压尖峰;缓冲电路的类型:按照构成缓冲电路的器件是否是无损器件分为无损缓冲电路和有损缓冲电路一、有损缓冲器RC电压缓冲器RCD电压缓冲器RL电流缓冲器三端3D-2C-1L电压缓冲器二、无损缓冲器双端3D-2C-1L电压缓冲器带中间电压的三端电压缓冲器反激电流复位缓冲器谐振电流恢复缓冲器变压器电压嵌位缓冲器RC缓冲器设计应用场合:设计准则:电阻须与发生谐振的寄生阻抗匹配;缓冲电容要远大于寄生电容,但电容大了会增加电阻的损耗。管子关断时,电感Ls与开关管寄生容发生谐振R=Ls/CoC=(24)CoEx:ForwardConverter漏感Ls=2uH,MOSFET输出寄生容330pFRCD缓冲器设计常应用于正激、反激和boost电路。在开关管关断时,将管子中的能量损耗转移至缓冲器中。控制了电压上升率,降低了电压振荡频率。设计原则:1、首先确定最大充放电电流与要限制的开关管电压尖峰值i=C1ΔU/Δt充放电电流11充放电时间常数R1C1=()/fs51012缓冲电阻损耗功率P=C1Ufs2注意:过载时,缓冲电路的瞬间释放电流对管子很敏感。工作于箝位模式,管子关断电压尖峰损耗不能转移至缓冲器。RC时间常数远大于开关周期。C的取值取决于寄生电感的能量,电感指反激中的漏感,正激的磁化电感R1C1=(510)/fs只能用于箝位电路二极管用齐纳二极管1211Li+CU2=C(U+ΔU)2222可作缓冲器又……
  • 所需E币: 5
    时间: 2020-1-13 10:54
    大小: 498.71KB
    上传者: 238112554_qq
    单板电磁兼容(EMC)的设计单板电磁兼容(EMC)的设计说明:原文(英语)来自FreescaleSemiconductor,Inc.的应用文档,作者,T.C.Lun,ApplicationsEngineering,Division,HongKong.译者:xddjd,mail:djdym@126.comMicrocontroller这篇文章讨论了Board-Level的电磁兼容设计,包括元器件的选择,电路的设计及印刷电路板的layout。文档分为下列几个部分:zzzzzPART1综观EMCPART2器件的选择及电路的设计PART3印刷电路板layout技术附录A附录BEMC术语表抗干扰测量标准[转贴请注明]译者:xddjd第一部分EMI和EMC纵览:在现代电子设计中EMI是一个主要的问题。为抗干扰,设计者要么除掉干扰源,要么保护受影响的电路,最终的目的都是为了达到电磁兼容的目的。仅仅达到电磁兼容也许还不够。虽然电路工作在板级,但它有可能对系统的其他部件辐射噪音、干扰,从而引起系统级的问题。此外,系统级或者设备级的EMC不得不满足某些辐射标准,以便不影响其他设备。许多发达国家在电子产品上有非常严格的EMC标准。为了达到这些要求,设计者必须考虑从板极开始的EMI抑制。一个简单的EMI模型包含三个元素,如图1所示:1.EMI源2.耦合路径3.感应体辐射控制感应控制(减少噪音水平)(降低传播效率)(降低传播效率)(增加感应的免疫性)图1:EMI元素(1)EMI源:EMI源包括微处理器,微控制器,静电放电,传播器,瞬态电源器件,如机电继电器,电源开关,闪电等。在一个微控制的系统里面,时钟电路通常是宽带噪音的最大产生者,这种噪音分布在整个频段范围内……
  • 所需E币: 4
    时间: 2020-1-13 11:12
    大小: 30KB
    上传者: 16245458_qq.com
    PCB抗静电放电ESD的设计方法PCB时抗静电放电ESD的设计方法来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的防范措施。*尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。*对于双面PCB来说,要采用紧密交织的电源和地栅格。电源线紧靠地线,在垂直和水平线或填充区之间,要尽可能多地连接。一面的栅格尺寸小于等于60mm,如果可能,栅格尺寸应小于13mm。*确保每一个电路尽可能紧凑。*尽可能将所有连接器都放在一边。*如果可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。*在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。*在卡的边缘上放置安装孔,安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。*PCB装配时,不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机……
  • 所需E币: 5
    时间: 2020-1-13 13:00
    大小: 143.47KB
    上传者: 二不过三
    共模电感的设计Document191-1CommonModeFilterDesignGuideIntroductionTheselectionofcomponentvaluesforcommonmodefiltersneednotbeadifficultandconfusingprocess.Theuseofstandardfilteralignmentscanbeutilizedtoachievearelativelysimpleandstraightforwarddesignprocess,thoughsuchalignmentsmayreadilybemodifiedtoutilizepre-definedcomponentvalues.Anyinductanceencounteredbythedifferentialsignalisthentheresultofimperfectcouplingofthetwochokes;theyperformasindependentcomponentswiththeirleakageinductancesrespondingtothedifferentialsignal:theleakageinductancesattenuatethedifferentialsignal.Whentheinductors,L1andL2,encounteranidenticalsignalofthesamepolarityreferredtoground(commonmodesignal),theyeachcontributean……
  • 所需E币: 3
    时间: 2020-1-13 13:00
    大小: 1.39MB
    上传者: 二不过三
    小功率电源变压器的设计,小功率电源变压器的设计……
  • 所需E币: 4
    时间: 2020-1-13 13:05
    大小: 455.08KB
    上传者: 二不过三
    FLYBACK方式smps的设计方法Flyback方式SMPS的设计方法要略在本Report了解SwitchingModePowerSupply的各种表现方法中,在Flyback方式中的重要部分的设计方法.KeyWords:SMPS,FLYBACK……
  • 所需E币: 3
    时间: 2020-1-13 13:12
    大小: 596.34KB
    上传者: 16245458_qq.com
    电子式电灯整流器的设计指南AN1543/DElectronicLampBallastDesignPreparedby:MichalBairanzadePowerSemiconductorApplicationsEngineerMotorolaSPSToulousehttp://onsemi.comAPPLICATIONNOTEABSTRACTWithacontinuousgrowthrateof20%peryear,electroniclampballastsarewidelyspreadovertheworld.Eventhoughthelightoutofafluorescenttubehasadiscontinuousspectrum,thehigherefficiencybroughtbytheelectroniccontroloftheselampsmakethemthebestchoicetosavetheenergyabsorbedbythelightingsystems.Afewyearsago,thelackofreliableandefficientpowertransistorsmadethedesignofsuchcircuitsdifficult!Today,thankstothetechnologyimprovementscarriedoutbyONSemiconductor,designengineerscanhandlealloftheproblemslinkedwiththepowersemiconductorswithouts……
  • 所需E币: 4
    时间: 2020-1-13 13:13
    大小: 537.3KB
    上传者: rdg1993
    线性锂离子电池充电器芯片设计实例,一种锂离子电池充电器芯片的设计……