标签: 发生
相关资源
-
-
-
基于自适应模糊神经网络的滇中灌木林火灾发生预测研究
-
-
电子产品日新月异，不管是硬件工程师还是软件工程师，基本的模电、数电知识也是必备的条件，从二极管到三极管，从单片机到多核MCU，3G网络到5G产品的普及，不管电子产品的集成度怎么高，其产品还是少不了电阻电容电感，每个元器件在电路中必然有其作用，有兴趣了解的网友，下载学习学习吧。
-
-
清华模电4版华成英课件8-波形的发生和信号的转换
-
-
清华模电4版华成英课件8-波形的发生和信号的转换
-
ProtelDXP程序_波形发生电路.rar
-
-
-
-
乘法DAC—固定参考信号的波形发生应用_cn.pdf
-
-
-
-
-
基于CPLD的多功能信号发生器设计2003年9月第20卷第3期沈阳航空工业学院学报JournalofShenyangInstituteofAeronauticalEngineeringSep.2003Vol.20No.3文章编号:10071385(2003)03004702基于CPLD的多功能信号发生器设计孙延鹏张芝贤徐宏宇孙生波1112(1.沈阳航空工业学院电子工程系,辽宁沈阳11034;21中国航空工业空气动力研究院,黑龙江哈尔滨110034)摘要:本文介绍了一种基于CPLD的直接数字频率合成(DDFS)的实现方法,详细阐述了采用此技术设计多功能信号发生器的方法。关键词:CPLD;DDFS;波形发生器中图分类号:TN492文献标识码:A0引言随着科技的发展,对信号发生器的各方面要求越来越高。传统的信号发生器由于波形精度低,频率稳定性差等缺点,已经不能满足许多实际应用的需要。近年来,DDFS技术以及大规模集成电路技术的迅猛发展,使信号发生器的各方面性能指标都达到了一个新的水平。采用CPLD器件直接实现DDFS,配以相应的外围器件实现的波形发生器具有频率稳定性高、可靠性高、输出波形稳定等优点,本文将详细介绍采用此技术设计波形发生器的方法。图1DDFS的基本原理mableLogicDevice)具有工作频率高、性能可靠、集成度高等优点。采用VHDL描述,在EDA工具中综合,通过“在系统可编程技术配置CPLD器件,使其形成符合用户要求的专用集成电路,已成为目前电子系统设计的主流方式。采用……
-
利用FPGA进行高速可变周期脉冲发生器设计利用FPGA进行高速可变周期脉冲发生器设计1概括 要求改变脉冲周期和输出脉冲个数的脉冲输出电路模块在许多工业领域都有运用。采用数字器件设计周期和输出个数可调节的脉冲发生模块是方便可行的。为了使之具有高速、灵活的优点，本文采用atelra公司的可编程芯片FPGA设计了一款周期和输出个数可变的脉冲发生器。经过板级调试获得良好的运行效果。2总体设计思路脉冲的周期由高电平持续时间与低电平持续时间共同构成，为了改变周期，采用两个计数器来分别控制高电平持续时间和低电平持续时间。计数器采用可并行加载初始值的n位减法计数器。设定：当要求的高电平时间以初始值加载到第一个减法器中后，减法器开始减计数，计数到零时自动停止，同时启动第二个记录低电平持续时间的计数器计时。当第二个减法计数器也减计到零时，计数器自动停止。这样就完成一个脉冲的输出，而这个脉冲的周期控制完全可以在计数器的初始值中进行有效的设定．以达到脉冲周期可调的目的。为了控制脉冲个数的输出，在脉冲输出通道上设计一个数量控制计数器，对脉冲个数进行计数，当计到要求输出的个数时．完成输出并给出一个done信号作为该模块工作完成的标志信号。封装好的脉冲发生器设计框图如图l所示。[pic]引脚信号说明：•start信号：启动信号。•reset，信号：系统复位信号。•clock信号：系统时钟信号。•high信号：高电平持续时间初值。•low信号：低电平持续时间初值。•num信号：个数控制寄存器初始值。•output信号：脉冲输出信号。初始化时为低。•done信号：脉冲输出完的标志信号。3高低电平计时……
