标签: pcb板设计

　　艺术创作冲动是人类的天性，有时候这种热情也会洋溢在科技领域，又或者是说其实科技化的趋势也对艺术产生了影响…无论如何，当艺术与科技相遇所激发出的火花，会让我们眼睛一亮、莞尔一笑，或者至少会觉得：酷! 　　以下是许多有如艺术品的电路板设计，对于这些创作者，笔者忍不住要赞赏他们的努力成果;当你在做电路板绕线设计时，你可以维持传统做法使用枯燥简洁的线条，但加入一些变化与美学的绕线形式在功能上并不会打折扣;看看这些作品，难道你不觉得它们看起来是如此生机勃勃，比纯粹讲究实用主义的四方形绿色塑料板更有“人性”? 街头涂鸦风格合成器 　　第一片电路板设计带着点街头涂鸦艺术风格，作者是来自荷兰的工程师Gijs Gieskes，他做的是迷你合成器电路。转一转电路板上的所有电位计，能创作出美妙的声音。 荷兰工程师Gijs Gieskes创作的街头涂鸦风格电路板 古典风格真空管时钟 　　再来是Tube Clock Database网站上展示，由名为“yanzeyuan”(中文名：严泽远)的网友设计的真空管时钟;除了美观的绕线，电路板上还简短介绍了真空管时钟以及其运作原理。比较常见的真空管时钟会放在木制或金属外壳内，而这个作品让真空管时钟的呈现有完全不同的风貌。 古典风格真空管时钟 把偶像的脸铭刻在PCB上? 　　会把美国总统林肯头像放进电路板设计，作者或许是有他个人的理由…又或许是刚好那样的功能绕线就是需要画出类似林肯的头像才能完成?有关这款电路板作品的信息不多，而且信息显示它被贴上网的时间是2010年，作者不可考…但它确实很酷吧? 在电路板上放林肯肖像也行? 骷髅图案迷你合成器 　　接着是跟前面的街头涂鸦风格完全不同的另一款迷你合成器电路板;电路板上并列的那一排骷髅是合成器的键盘，振荡器(oscillator)的间距是由皮肤接触的电平来控制。事实上，玩这个小东西的秘诀是，在开始弹奏之前先舔一舔(?!)指尖… 　　这款作品的设计者是John Richards，该网站除了在线销售骷颅头图案迷你合成器等作品，也有很多作者利用它自己设计的合成器催生的音乐创作，保证令你大饱耳福。 骷髅图案迷你合成器 加入幽默元素的电路板设计 　　下面是一位自称“johngineer”的网友作品，没有解释这个电路板的作用，但他在上面印了两段文字，想象未来如果有考古学家挖到这片电路板，会怎么解读这种“文物”? 电路板的通孔就像星星一样可以想象成不同图案? 爱心形状的Arduino 开发板! 　　开发板有心形的?这是一位网友Takumi Funada的po文，可惜原始出处的链接似乎已经失效;不过你可以在这里找到设计图，还有用心形电路板上的蜂鸣器演奏出的音乐： 你的核心电路板就是可以看起来像颗心! 能当首饰的电路板 　　这是一个可穿戴式电路板设计，它不仅形状很酷而且真的能当配饰;这款PCB的电路能驱动16颗LED组合成的发光数组，并可利用上面的12颗迷你太阳能电池充电，如果你不想站在太阳下太久，也能用USB线充电。非常独特的装饰品吧? 能当首饰的电路板 用软件工具设计美丽的电路板 　　下面是用PCBmodE软件画出的电路板设计图，利用对的工具，你不但能让电路板功能俱全，还可以看起来更美丽。 以软件工具画出的音频插头转接器电路板 南瓜形状的 　　这是low voltage labs开发的南瓜PCB，除了形状很可爱，还印了可爱的图案;这款电路板上面有LED灯泡，就是让你在万圣节放进南瓜灯，不必担心蜡烛会被风吹熄…。其实直接当成摆饰也很有味道，而且只要6美元就买得到! 可爱的南瓜PCB 基板少女! 　　日本漫画人物跟电路板设计也是可以结合的──以下是一款日本工程师开发的Xilinx Spartan-3E系列FPGA开发板，它的代言人(而且还有3D立体公仔)有个很可爱的名字叫“基板少女”;电路板上面的图案不是用印刷，而是以绕线与接地平面组成…宅男们，心动吗? 浓浓日漫风的“基板少女”开发板 致尚微电子 微信公众号：cnzasem

USB2.0 PHY LAYOUT GUIDE                                             SUN_PCB设计 2012.12.09                                                http://sun-pcb.taobao.com       USB2.0 PHY LAYOUT GUIDE，本文从两部分来阐述，一部分是针对USB2.0信号的一般设计要求，第二部分是具体到USB2.0 PHY的设计要求。     一  USB2.0是高速差分信号，其理论传输速度可达到480Mbps,所以在PCB设计中需要谨慎处理，一般设计要求如下： 1．USB信号是高频信号，所以建议在PCB设计时采用四层，TOP-GND-POWER-BOTTOM ,建议将USB信号走在TOP层，其相邻层为GND层。 2．USB差分信号在PCB板上的走线尽量的短 3．USB差分信号要尽可能的与完整的GND层相邻 4．USB差分信号在走线过程中减少过孔和拐角，以降低信号的反射和信号线阻抗的改变。 5．USB差分信号在走线中的不可有90度直角，要用2个45度角或圆弧走线，以降低信号的反射和信号阻抗的不连续。 6．USB差分信号在其走线的下面或附近，要远离晶体，振动器，时钟信号，开关电路，安装孔。 7．USB差分信号与其相邻的平面要是连续的GND或者POWER,不能有间断，避免影响USB信号的传输。 二   USB2.0 PHY的设计要求： 1 . 为了减少EMI,需要在PHY的模拟电源部分，PLL部分，数字部分增加去耦电容和磁珠，这些元件要尽可能的靠近PHY,以最小化传输线的电感和噪声 2 . 为了增强抗ESD/EMI的能力，需要在连接线power VBUS到chassis GND和连接线GND 到chassis GND之间增加0.01uF的电容，并靠近USB connector相应的pin,如果在电路上有加稳压器，则需要在其输入和输出增加0.01uF的电容。 3 . USB的信号，最好要有一个完整的GND平面作为参考层，可以给USB信号提供一个低阻抗和最短的回路，有利于信号传输的完整性；如果跨分割没办法避免，那么就要在跨切割的地方增加去耦电容，以减少对信号传输的影响。 4 . 对于系统时钟信号的处理，为了减少其辐射，可以串联一个10Ω到130Ω之间的电阻，其阻值要尽量的小，可以通过示波器中的波形来确定具体的阻值，此电阻要靠近时钟信号的发生端。时钟信号在走线的时候要满足3W的布线原则，并且避免90度的直角布线，采用45度或圆弧，走线要尽可能的短，其下相邻的层面最好为完整的GND层，以确保其信号传输的完整性。 5 . 晶体的滤波电容要靠近PHY的pin 6 . PHY要尽量靠近USB Connector,差分信号要两根信号平行的走在一起，长度误差在2mil内，并且长度不能超过4英寸。差分阻抗要控制在90Ω±15%的范围内，单根阻抗要控制住45Ω±10%。 对于过孔问题，如果过孔避免不了，那过孔与旁边的走线或铜箔的距离，以减小因过孔给信号带来寄生电容，每个过孔在传输线上都会造成信号传输的不连续，并增加来自PCB上其他层对信号干扰的机会（不同的PHY有所不同，故需根据具体PHY做调整）。 7 . 对于多层板来说，建议所有的时钟信号，高频，高速信号可以走在信号层，并有一个完整的GND的参考层面在其下方相邻的位置；在PCB的TOP和BOTTOM层，没有布线的区域，建议铺上铜箔，并通过过孔连接到内层的GND平面。另外要避免模拟电源平面与数字电源平面产生重叠区域，出现这样的重叠区域，就相当于在两个平面之间形成了一个电容，这样会把RF辐射从一个层面带到有重叠区域的另外的平面上。        

          纵观成功的电子产品，基本都要具备五个特点：一 性能稳定； 二 整体美观； 三 便于应用； 四 成本合理 ； 五 方便量产； 偏重哪一点，都不能称之为成功的产品。这五点都与布局有关，换句话说，好的，合理的布局是要充分考虑以上五点的，，所以说布局是产品成功与否非常重要的一环。         高速PCB设计中，布局更是重要，其合理性直接关系到后续的布线，信号传输的质量，EMI, EMC,ESD等问题，关系到产品设计的成败。具体步骤可以按先初布局，后详细布局来做。         初布局要做的工作，主要是把原理按功能在PCB板上划分好合理的区域，先将主体元件摆放在相应的区域内，摆放的过程中要考虑散热问题，元件间要留有间隙，有风扇的要注意出风的方向，尽可能多的让风吹到发热量大的元件和更大的范围；还有整个PCB板的重量要平衡，避免上了元件后，出现PCB板扭曲变形，给产品质量带来很大的隐患；对于有结构限制的，要注意有固定位置元件的摆放，还有要满足限高区，禁放区等要求。 详细布局可以按以下几点做，         第一 在初布局后，剩余的元件要按每一部分电路的功能放入在初布局时划分好的区域内，不可单纯凭PCB板上元件间的鼠线来确定元件的位置，合理摆放意旁路电容，去耦电容，储能电容，阻抗匹配电阻，防ESD元件等元件，要让这些元件充分发挥其应用的作用。         第二 有方向的元件最多只能两个方向，无方向的元件在一排时要以中心对齐，这样便于生产和美观。         第三 有一定高度的元件除了要考虑限高区外，还要考虑到不能影响其他接插件的插拔和与其他外设的配合使用。         第四 元件摆放要保持一定的间隙，距离板边保持120mil的距离（这个间距可根据加工厂工艺水平调整；如果PCB本身另加工艺边，则此间距可以忽略），反面也上有贴片元件的PCB，贴片元件要与DIP元件脚保持80mil的间距（此间距可根据加工厂的工艺水平调整）,方便调试，生产和散热。         第五 对于高敏感的电路和元件要与其他电路保持一定的间距，避免相互干扰，比如时钟芯片及相关元件，晶体，开关电源，电感线圈等；还有发热量大的元件间要有足够的空间，便于空气流通和后面可以铺大面积铜箔来散热。         第六 模拟电路与数字电路要分开区域摆放，并保持一定距离，避免相互干扰；I/O部分相关电路要尽量摆放在靠近PCB边缘的位置，有利于干扰尽快离开PCB内部电路，还有在I/O部分电路周围摆放滤波和防ESD器件，以滤掉从接口进入的干扰和保护PCB内的电路不受静电放电的损坏。

集成系统PCB板设计的新技术 目前的电子设计大多是集成系统级设计，整个项目中既包含硬件整机设计又包含软件开发。这种技术特点向电子工程师提出了新的挑战。 首先，如何在设计早期将系统软硬件功能划分得比较合理，形成有效的功能结构框架，以避免冗余循环过程； 其次，如何在短时间内设计出高性能高可靠的 PCB 板。因为软件的开发很大程度上依赖硬件的实现，只有保证整机设计一次通过，才会更有效的缩短设计周期。本文论述在新的技术背景下，系统板级设计的新特点及新策略。 众所周知，电子技术的发展日新月异，而这种变化的根源，主要一个因素来自芯片技术的进步。半导体工艺日趋物理极限，现已达到深亚微米水平，超大规模电路成为芯片发展主流。而这种工艺和规模的变化又带来了许多新的电子设计瓶颈，遍及整个电子业。板级设计也受到了很大的冲击，最明显的一个变化是芯片封装的种类极大丰富，如BGA，TQFP，PLCC等封装类型的涌现；其次，高密度引脚封装及小型化封装成为一种时尚，以期实现整机产品小型化，如：MCM技术的广泛应用。另外，芯片工作频率的提高，使系统工作频率的提高成为可能。而这些变化必然给板级设计带来许多问题和挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引起的时序及信号完整性问题；第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，PCB板设计有以下三种趋势： 高速数字电路(即高时钟频率及快速边沿)的设计成为主流。 产品小型化及高性能必须面对在同一块板上由于混合信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。 设计难度的提高，导致传统的设计流程及设计方法，以及PC上的CAD工具很难胜任当前的技术挑战，因此，EDA软件工具平台从UNIX转移到NT平台成为业界公认的一种趋势。 高速数字系统PCB板解决方案 一般情况下，当信号的互连延迟大于边沿信号翻转阀值时间的20%时，板上的信号导线就会显示出传输线效应，即连线不再是显示集总参数的单纯的导线性能，而是呈现分布参数效应，这种设计即为高速设计。在高速数字系统设计中，设计者必须解决由寄生参数所导致的错误翻转及信号失真问题－即时序和信号完整性问题。目前这也是高速电路设计者必须解决的瓶颈问题。 传统的物理规则驱动 我们可以发现在传统的高速电路设计中，电气规则设定和物理规则设定是分开的。这就带来了以下的缺陷： 在设计早期工程师不得不花费很多精力进行详尽的前后端(即，逻辑建立－物理实现)分析，以规划出满足电气需求的物理布线策略。 高速效应是一个复杂的课题，不能简单的通过布线长度及并行线的控制达到预期的效果。 设计者必然会面对这样的困境，带有假象成分的物理规则在实际布线中根本不适用，他不得不反复进行规则修改，使其具有实用价值。 当布线完成之后，可以用后验证工具进行分析。但如果发现问题，工程师必须返回到设计中，进行结构或规则的调整。这是一个循环的冗余过程。必然会影响产品上市时间。 当设计中仅有几根或几十根关键线网时，物理规则驱动可以很好的完成设计任务；但当设计中几百根，甚至几千根线网时，物理规则驱动的方法就根本无法胜任设计任务。电子技术的发展呼唤新方法、新工具出现，来解决设计面临的瓶颈问题。为解决物理规则驱动高速设计的缺陷，业界从事高速数字电路设计EDA工具研发的有识之士，在三年前提出了实时电气规则驱动物理布局布线的构想，从设计思想上对高速数字设计流程进行了改革。 全新的电气规则驱动：互连综合 互联综合是实时电气规则驱动方法的一个典型术语，即在物理布局布线过程中，互联综合器实时根据电气规则约束条件，进行分析，提取出满足设计者要求的布线策略，使设计一次通过成功。这种方法通过互联综合将电气需求和物理实现精确的集成起来，从根本上消除物理规则驱动方法的缺陷。 互联综合流程如下： 在工具中输入噪声约束及时序约束规则； 时序控制布局，使之满足时序约束要求； 执行信号完整性预优化； 板级综合，确保关键线网满足电气需求； 完成普通线网的布线； 布线综合优化。 通过电气规则驱动的方法就能有效的在设计布局布线之前进行质量评估，检测信号失真情况，确定匹配的线网拓扑结构及恰当的终端匹配结构和阻值。在完成布局布线后，可进行后验证，用软件示波器直观的检测波形。对于这时所发现的时序及失真问题，可用布线综合优化功能予以解决。 黄金工具组合及设计流程 现在有许多EDA厂商均可以提供高速系统PCB设计的EDA工具，帮助用户在这一领域中有效的提高设计质量，缩短设计周期。在应用电气规则驱动方法的EDA系统板级工具中最具代表性的当数美国MentorGraphics公司ICX软件包。它最早提出了互联综合概念，也是目前业界最成熟的工具组合。该软件包有目前业界流行的即插即用的特点，它可以集成在许多厂商的PCB经典EDA设计流程中。 混合信号设计解决方案 由于设计小型化成为时尚，消费者需要高性能、低价位的商品，厂商为适应市场竞争，要求研发人员在尽可能短的时间内，开发出不同种类、不同功能配置的高性能低成本的产品，占领市场。这就带给设计者许多新的设计挑战。例如：在同一块基板上利用数模混合技术，甚至射频技术，来实现设计小型化及提高产品功能的目的。风靡世界的手机就是一个最典型的例子。业界同样已有相应的解决方案－设计小组、并行设计、派生及设计复用是最典型的策略。 传统的串行设计 即电子工程师在完成全部前端电路设计之后，转交给物理板级设计者完成后端实现。设计周期是电路设计及板级设计时间之和。 新颖的并行设计在小型化成为设计主流思想及混合技术被广泛采纳之后，串行设计方法就有些落伍了。我们必须从设计方法上进行革新，同时利用功能强大的EDA工具来辅助设计者进行设计，才能适应及时上市的要求。众所周知，我们每个人不可能成为所有领域的专家，也不可能在短时间内将所有工作完成得最好、最快。设计小组的概念，在这种背景下提出，并得以广泛的应用。目前许多公司均采取设计小组的方法，合作进行产品开发。即根据设计复杂程度及功能模块的不同，将整个设计划分成不同功能BLOCK块，由不同的设计开发人员并行进行逻辑电路和PCB板设计；然后在设计顶层，将各个BLOCK块最终的设计结果，以“器件”的方式调入，合成一块整板设计。这种方法称为PCB板设计复用。通过这种方法我们不难看出，它可以极大的缩短设计周期，设计时间仅为用时最多的BLOCK块的设计时间和后端接口连接处理的时间之和。 工具标准化和第三方工具集成 目前有许多厂商从事电子设计自动化(EDA)工具的开发工作，如Cadence，Synopsis，MentorGraphics为主要的EDA工具供应商；除此之外，还有许多其他EDA厂商。EDA所涉及的领域很广泛，包括网络、通信、计算机、航天航空等。产品则涉及系统板极设计、系统数字/中频模拟/数模混合/射频仿真设计、系统IC/ASIC/FPGA的设计/仿真/验证、软硬件协同设计等。任何一家EDA供应商均很难提供满足各类用户的不同设计需求的最强的设计流程。从市场占有来看，Cadence的强项产品为IC板图设计和服务，Synopsis的强项产品为逻辑综合,MentorGraphics的强项产品为PCB设计和深亚微米IC设计验证和测试等。毫无疑问，现代电子设计越来越依赖EDA工具和技术，EDA厂商则采用产品标准化的方法来适应用户的这种需求，许多设计者在他的设计流程中采取多家公司的强项产品，组成最佳的设计流程。各EDA厂商纷纷提高自己的强项产品的兼容性和集成第三方产品的能力，来适应用户的潜在需求。 派生技术 以民用产品为主的厂商，为适应不同层次用户的需求，往往需要开发不同功能、不同档次的产品去占有市场。过去针对不同功能的产品开发，我们经常采用不同的设计流程来分别实现，即用不同设计数据生产不同功能的板子来实现产品。缺点是成本加大及设计周期延长，同时增加了产品人为的不可靠因素。现在许多厂家采用派生技术来解决以上问题，即用同一个设计流程数据派生出不同功能系列的产品，从而达到降低成本、提高质量的目的。为了适应用户的这种需求，许多EDA厂商均在自己的产品中增加了派生规则检查(DRC)功能，如：MentorGraphics的BoardStation，Zuken－Redac等，以BoardStation为例，它提供了完整的，从前端电路设计的派生功能模块分配，到后端的物理布局规则检查、产生不同派生产品的元器件清单表、生产加工数据、光绘数据及加工装配图等，从而彻底结束了这类设计困扰。