标签: pcb制板

热烈祝贺：汉普已于近期通过认证，荣获国家级高新技术企业称号！ 此次通过认证，充分证明了汉普持续进行研究开发与技术成果转化，已形成独有的核心自主知识产权，并获得国家认可。这对于我们每一个汉普人，都是莫大的欢欣与鼓舞。 在以后的发展中，汉普仍将以高标准、高质量来严格要求，力争为大家提供最优异的服务！       深圳市汉普电子技术开发有限公司，是一家具有十年软硬件设计技术的高新技术企业，近年来逐步构筑了超过200人的软硬件设计、PCB设计、生产制造、测试及营销渠道的完整运作团队，专业技术人员近150人，服务全球30多个国家和地区的客户超过3000家，其中包括了Intel、GE、Freescale、Marvell、Ericsson、华为等全球知名企业。

设计简介 Memory部分的电路板设计在系统设计中占有重要的地位，目前Memory速度被一再提升，DDR3的速度已经高达1600Mbps，数据脉冲宽度只有625ps，对信号的质量和时序都提出了更高的要求，同时也增加PCB设计需要考量的参数。   线路板设计参数 该线路板设计采用Memory Down结构，一共4片SDRAM，设计速率1600Mbps，设计的走线阻抗控制，线宽线距以及等长要求可以由SI仿真评估确定。   1.等长分组处理   DDR设计采用分组等长的策略，分组可以更好的控制时序要求，简化pcb layout难度，在pcb布线允许的情况下，也常常采用一起走做等长的处理方法，结果是一致的。     2.SI仿真需要的DC,AC及时序参数   下图展示的DDR3 SDRAM在SI仿真处理中所需要的部门时序参数，DDR3部门的时序分析涉及参数较多，在高速度下，可以用于时序余量计算的时间余量很有限，所以每个参数都要慎重考虑。   3.时序计算参考   DDR3在满足信号质量的前提下，还必须满足时序要求。DDR3采用的是源同步系统，在工作时必须保证(DQ, DQS, Clock)、(Address/Command,Clock)、(Control,Clock)之间的时序关系，DDR3的时序余量分析是前期设计中很重要的一部分。 项目挑战 Memory高速电路板设计速度较高，客户在所有的信号线上都添加了终结匹配电阻，由于板子区域有限，匹配电阻无法放到有效地区域(靠近驱动端)，而且大大的增长了PCB布线的长度，0.4mm BGA管脚间距的PCB设计和生产加工难度很大。通过SI仿真评估，建议客户拿掉DQ31:0上的所有匹配电阻，Wrtie时使用 DDR3的odt功能做信号匹配，Read时通过调节DDR3的输出阻抗，做到自匹配，从而不仅有效的解决了线路板布线的难度，走线变短，同时也提升了整体信号的质量。 客户反馈 目前此板 PCB设计、PCB制板、器件采购、PCBA贴片一次性成功。 优化建议 在SDRAM的clock pin处添加终结电阻，改善Clock的信号质量。 SI仿真展示 1.pcb layout布局图   2. address Group eyes     3.Control Group eyes     4.DQ Write eyes     5. DQ Read eyes     6.DQS Write eyes       7.DQS Read eyes     本文转自汉普，更多pcb设计，si仿真内容： http://www.hampoo.com/cases/caseview/95

深圳市汉普电子技术开发有限公司，全球电子设计和制造一站式服务平台，致力于以PCB设计及其增值服务为主要核心竞争力，以EMS制造为辅的专业化一站式解决方案服务体系。 设计领域包括网络通信、工控、能源、医疗、精密仪器、航空航天、汽车电子、IC测试平台(ATE PCB Layout)等，最高设计层数达40层，10GHz差分信号达30 inches。 至今，我们的全球客户已超过3000家，遍及美国、加拿大、新加坡、台湾、深圳、上海、北京、广州、南京、西安、大连、杭州、苏州、成都、重庆、武汉、青岛、长沙等 国家和城市，其中包括Intel、GE、Freescale、netlogic、NXP、Marvell、Ericsson、华为等全球知名企业。 公司创始人在国内最早提出“规则驱动设计”（Constraint-Based High Speed PCB Design Methodology）——高速PCB设计方法学，得到广泛的应用，并且获得华为公司金牌奖；对PCB自动布线技术有深刻的理解，并且曾与多位高速PCB信号完整性仿真分析、PCB电路板设计、板级EMC设计等领域的美国专家和Cadence公司专家进行各种EDA技术交流及合作。 pcb设计 汉普 http://www.hampoo.com