标签: 下拉电阻

三极管和MOS管下拉电阻的作用 三极管属于电流型驱动元器件，因此一般在基极都会串一个限流电阻，一般小于等于10K，但是在基极为什么会下拉一个电阻呢？举例说明。如下图，是温度开关控制马达电路图。 简单讲解一下三极管，如果三极管工作在饱和区（完全导通），Rce≈0，Vce≈0.3V，且这个0.3V，我们就认为它直接接地了。那么就需要让Ib大于等于1mA，若Ib=1mA, Ic=100mA，它的放大倍数β=100，三极管完全导通。如下图，是一个NPN三极管。 三极管属于电流型驱动元器件，因此一般在基极都会串一个限流 电阻 ，一般小于等于10K，但是在基极为什么会下拉一个电阻呢？举例说明。如下图，是温度开关控制马达电路图。 如图是温度开关控制马达转和停，温度开关相当于一个按键开关。在B极串个开关，N管就能够做个开关管使用。图中马达是一个直流有刷马达，只要正极接通12V，负极接地，马达就开始转。 当温度开关导通，回路I流过的电流的为 三极管CE完全导通，Vce ? 0.3V，这时候，马达两端的电压压降接近 12V,它就能够转动，因为三极管be的导通后阻抗远远小于2K电阻R2，所以电流大部分流过三极管；当温度开关断开，ib 就没有电流，ic 也没有电流。 由于温度开关在关断的瞬间，三级管ib、ic上的电流并不能够一下子降到零，而是慢慢降到零，这是制造工艺必然存在的，在这段时间，三极管是工作在放大区，是容易受到干扰。因此需要接个下拉电阻R2，这个电阻一是给三极管提供了个放电回路，二是为点A提供一个能量分散的通路。 放电回路怎么理解？ 如下图三极管寄生 电容 ，三极管实际工艺制造模型，三极管BE、BC、CE之间分别有电容C1、C2、C3。这三个电容的存在一方面是我们不需要的，另一方面，又是工艺中无法避免克服的，是制造工艺过程中必然存在的现象。我们把这种电容一般称之为杂散电容，或者说是寄生电容。 由于有电容的存在，三极管势必有延时。当ib没有电流时，电容C1开始放电，形成回路I，这个时候B点的电压从0.7V降到0V，工作在放大区，容易受到干扰，在C1两端加个电阻R2，电容上的电一部分就会从电阻R2上释放掉，并且电阻阻值越小，电容放电越快。因此，电阻R2给电容提供了一个通路释放电荷，大大减短了三极管工作在放大区的时间。 给能量提供一个分散通路怎么理解? 为什么说电阻 R2 为点A提供了一个能量分散通路。如图2所示，温度开关断开时，此时点A是悬空的，A点电压不确定，为高阻态（阻抗无穷大），容易出现误导通的现象，而且也容易受到周围环境干扰，比如静电、雷击等使器件损坏。买电子元器件现货上唯样商城 当使用环境出现雷击，高压静电等情况，在点A下拉一个电阻接到地，大部分电流就会顺着电阻流入地，给能量提供一个分散通路。如果没有接这个电阻，当发生雷击时，由于A点左边阻抗无穷大，A点右边接三极管，阻抗相对左边来说是很低的，因此电流会全部往阻抗低的方向跑，流入三极管，造成电流过大，使器件性损坏。 关于MOS管 由于篇幅限制，关于MOS管基础知识，移步此处：MOS管基本认识。 下拉电阻的作用有两个： 防止在静电作用下，电荷没有释放回路，容易引起静电击穿 MOS管在开关状态工作时，就是不断的给Cgs充放电，当断开电源时，Cgs内部可能储存有一部分电荷，但是没有释放回路，MOS管栅极电场仍然存在且能保持很长时间，建立导电沟道的条件没有消失。在下次开机时，在导电沟道的作用下，MOS管立即产生不受控的巨大漏极电流Id，引起MOS管烧坏。

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。 上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。 这个提法基本是对的，但也不全对。下面详细加以说明。 管脚上拉下拉电阻设计出发点有两个： 一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空； 二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。 从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。 如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。 但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。 图1和图2是干扰状态下的电平示意图。图2中的低电平由V L 变为V L +ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。 下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。（如图3） A、当I 0 = I 1 + I 2 这种情况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 KΩ0 I 1 + I 2 I 0 +I= I 1 + I 2 U=VCC-IR U=V Hmin 由以上三式计算得出，R=(VCC- V Hmin )/I 其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，V Hmin 也是可以查到的。 当前极Vout输出低电平时，各管脚均为灌电流，则： I’= I 1 ’ + I 2 ’ +I 0 ’ U’ =VCC-I’ R U’ =V Lmax 以上三式可以得出：R=(VCC- V Lmax )/I’ 由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。注意，如果负载的个数大小不定的话，要按照最坏的情况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。 另一种选择方式是基于功耗的考虑。根据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态电流小。 “设计永远是妥协与权衡的艺术”，至于最终选择那种方案，设计师的技术决策还是很重要的。电路设计的魅力也就在于此。

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。 上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。 这个提法基本是对的，但也不全对。下面详细加以说明。 管脚上拉下拉电阻设计出发点有两个： 一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空； 二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。 从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。 如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。 但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。 图1和图2是干扰状态下的电平示意图。图2中的低电平由V L 变为V L +ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。 下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。（如图3） A、当I 0 = I 1 + I 2 这种情况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 KΩ0 I 1 + I 2 I 0 +I= I 1 + I 2 U=VCC-IR U=V Hmin 由以上三式计算得出，R=(VCC- V Hmin )/I 其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，V Hmin 也是可以查到的。 当前极Vout输出低电平时，各管脚均为灌电流，则： I’= I 1 ’ + I 2 ’ +I 0 ’ U’ =VCC-I’ R U’ =V Lmax 以上三式可以得出：R=(VCC- V Lmax )/I’ 由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。注意，如果负载的个数大小不定的话，要按照最坏的情况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。 另一种选择方式是基于功耗的考虑。根据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态电流小。 “设计永远是妥协与权衡的艺术”，至于最终选择那种方案，设计师的技术决策还是很重要的。电路设计的魅力也就在于此。

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。 上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。 这个提法基本是对的，但也不全对。下面详细加以说明。 管脚上拉下拉电阻设计出发点有两个： 一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空； 二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。 从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。 如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。 但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。 图1和图2是干扰状态下的电平示意图。图2中的低电平由V L 变为V L +ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。 下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。（如图3） A、当I 0 = I 1 + I 2 这种情况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 KΩ0 I 1 + I 2 I 0 +I= I 1 + I 2 U=VCC-IR U=V Hmin 由以上三式计算得出，R=(VCC- V Hmin )/I 其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，V Hmin 也是可以查到的。 当前极Vout输出低电平时，各管脚均为灌电流，则： I’= I 1 ’ + I 2 ’ +I 0 ’ U’ =VCC-I’ R U’ =V Lmax 以上三式可以得出：R=(VCC- V Lmax )/I’ 由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。注意，如果负载的个数大小不定的话，要按照最坏的情况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。 另一种选择方式是基于功耗的考虑。根据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态电流小。 “设计永远是妥协与权衡的艺术”，至于最终选择那种方案，设计师的技术决策还是很重要的。电路设计的魅力也就在于此。

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。 上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。 这个提法基本是对的，但也不全对。下面详细加以说明。 管脚上拉下拉电阻设计出发点有两个： 一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空； 二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。 从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。所以，这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。 如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。 但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。 图1和图2是干扰状态下的电平示意图。图2中的低电平由V L 变为V L +ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。 下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。（如图3） A、当I 0 = I 1 + I 2 这种情况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 KΩ0 I 1 + I 2 I 0 +I= I 1 + I 2 U=VCC-IR U=V Hmin 由以上三式计算得出，R=(VCC- V Hmin )/I 其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，V Hmin 也是可以查到的。 当前极Vout输出低电平时，各管脚均为灌电流，则： I’= I 1 ’ + I 2 ’ +I 0 ’ U’ =VCC-I’ R U’ =V Lmax 以上三式可以得出：R=(VCC- V Lmax )/I’ 由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。注意，如果负载的个数大小不定的话，要按照最坏的情况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。 另一种选择方式是基于功耗的考虑。根据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态电流小。 “设计永远是妥协与权衡的艺术”，至于最终选择那种方案，设计师的技术决策还是很重要的。电路设计的魅力也就在于此。