tag 标签: 倍频

相关帖子
相关博文
  • 热度 7
    2019-8-17 11:24
    3514 次阅读|
    5 个评论
    时钟信号引起的辐射超标
    时钟信号在电子产品种经常存在,晶振,音频时钟信号I2S,视频时钟PCK等。时钟信号会在产品中产生辐射。时钟信号一般高频率,而且为方波,上升沿时间比较短,能量比较强,会产生很大的辐射。而且时钟信号用近场探头频谱分析仪观察会观察到很多时候是倍频率点超标。例如看下面辐射探测波形看到一根根细线,明显看出是PCB板上时钟信号辐射超标。 1,2,3,4,5超标细线间距相隔差不多相等,确定是某信号倍频率点超标。读出超标频率点果然是11.288M信号的倍频点。实际频率为135.73M,146.4M,158.0M,169.6M,180.3M。 仔细查PCB发现是板上I2S的MCLK信号。此信号子lay板时候也考虑到需要重点处理。在板上走线走在内层,而且包GND处理,走线尽量短,为什么还有这么大的辐射呢。再仔细用近场探头探测发现此信号在一小段辐射最厉害。为什么呢。示波器测试这一段的波形信号很好,完全是方波。原来,此产品系统CPU端电平都是1.8v,输出的mclk信号为1.8v电平,但是到后级的dsp音频系统处理是3.3v的,所以用了电平转换IC,IC输入级MCLK信号为正弦波样,但是经过转换IC输出后为标准的方波,信号虽好辐射自然强。输出端我们也预留了磁珠和对GND电容,尝试用磁珠+电容或者电阻+电容匹配,匹配后信号波形会有很大改善,辐射也会降低很多,但是不是很稳定。匹配后虽然在这个倍频点会降低很多,但是其它频率点辐射会超标。而且相同的匹配参数,在一台机器上匹配后测试辐射是合格的,但是在另外一台机器上可能辐射又超标。而且匹配的时候还要首先考虑信号波形,否则会导致信号不能满足要求导致整个系统没有声音输出。所以尝试芯片源端软件做展频处理,软件反馈芯片不支持。尝试用展频IC,不知有没有合适信号推荐或者有没有效果?发现此问题还有点棘手。
  • 热度 12
    2016-4-16 12:44
    556 次阅读|
    0 个评论
      1. 分频     分频在 fpga 的设计中一直都担任着很重要的角色,对于分频,我们通常都是利用计算器来计算达到想要的时钟频率,但是我们可以注意到一个问题,我么平时使用的计数器实现的分频只能实现偶数,假如我们需要计数分频呢?本次笔记,我们同样利用计数器来实现任意奇数的分频.我们看一下实现奇数分频的时序图:      从上面的时序图我们可以知道,奇数分频,其实就是通过主时钟信号上沿跟下沿产生一对脉冲信号,然后把两信号相或门就可以得到奇数分频的结果了   下面我们看一下例程: module Div_clk(clk,rst_n,out_clk); input rst_n,clk; output out_clk; parameter N = 7;//N定义几分频 reg out_clk_1;  //由时钟上沿产生的信号 reg  cnt_1;//上沿时钟信号产生的计数器 always @(posedge clk or negedge rst_n) begin if(!rst_n)begin cnt_1 = 1'd0; out_clk_1 = 1'd0; end else begin if(cnt_1 = (( N-1 )/2)-1)//2 begin cnt_1 = cnt_1 + 1'd1; out_clk_1 = 1'd1; end else if(cnt_1 = N-2) begin cnt_1 = cnt_1 + 1'd1; out_clk_1 = 1'd0; end else begin cnt_1 = 1'd0; out_clk_1 = 1'd0; end end end reg out_clk_0;  //由时钟上沿产生的信号 reg  cnt_0;//上沿时钟信号产生的计数器 always @(negedge clk or negedge rst_n) begin if(!rst_n)begin cnt_0 = 1'd0; out_clk_0 = 1'd0; end else begin    if(cnt_0 = (( N-1 )/2)-1) begin cnt_0 = cnt_0 + 1'd1; out_clk_0 = 1'd1; end else if(cnt_0 = N-2 ) begin cnt_0 = cnt_0 + 1'd1; out_clk_0 = 1'd0; end else begin cnt_0 = 1'd0; out_clk_0 = 1'd0; end end end assign out_clk = out_clk_1 | out_clk_0 ; endmodule   //---------------------  `tb   `timescale 1ns/1ns `define clock_period 20 module Div_clk_tb(); reg clk,rst_n; wire out_clk; initial clk = 1; always #(`clock_period/2)clk = ~clk; initial begin rst_n = 0; #20; rst_n = 1; #(`clock_period*50); $stop; end Div_clk  #(.N(7)) Div_clk(.clk(clk),.rst_n(rst_n),.out_clk(out_clk)); endmodule 仿真波形图: 从波形图可以看到我们实现奇数分频的等分频 对于偶数也能实现分频,但是非等分   备注:有兴趣的可以做一下任意分频的, 即:判断奇偶后进行等分频    2.倍频 接下来我们尝试利用 FPGA 的内部的电路延迟,来搭建一个倍频电路(在后仿真的前提下) 当然我们也可以使用计数器实现倍频 我们看一下例程: module Mul_clk(clk,out_clk); input clk; output out_clk; reg clk_a,clk_b; wire rst_n; assign out_clk = clk_a | clk_b; assign rst_n = ~out_clk; always @(posedge clk or negedge rst_n) begin if(!rst_n) clk_a = 1'b0; else clk_a = 1'b1; end always @(negedge clk or negedge rst_n) begin if(!rst_n) clk_b = 1'b0; else clk_b = 1'b1; end endmodule  `timescale 1ns/1ns `define clock_period 20 module Mul_clk_tb(); reg clk; wire out_clk; initial clk = 1; always #(`clock_period/2)clk = ~clk; initial begin #(`clock_period*50); $stop; end Mul_clk Mul_clk(.clk(clk),.out_clk(out_clk)); endmodule     更多资料请查看:梦翼师兄炼狱传奇           发烧友小梅哥专版    
  • 热度 20
    2015-1-19 00:25
    736 次阅读|
    0 个评论
    多核处理器是最近快速发展的电子器件,单个芯片内集成了多个同构或者异构的处理器,使得其计算处理能力得到较大幅度的提高。DSP处理器由于其具有较高的数字处理能力,得到较广泛的应用。多核DSP芯片以目前性能较高的TMS320C66系列为例,其中TMS320C6678(以下简称C6678)含有8个处理器。这些处理器可以独立工作,也可以并行联合工作。当它们联合工作时,相互之间通信和握手就非常重要,尤其是在对时间要求较高的场合,时钟的稳定和同步就非常关键。时钟的稳定和同步对系统设计、时钟源、时钟分配、电路布线、时钟线屏蔽等都提出较高的要求。 本文利用CDCM6208时钟分配芯片,以此输出多路时钟,提供到8核DSP芯片C6678,提供出DSP核工作时钟、DDR3数据读写时钟、RapidIO和PCIe数据传输时钟、千兆网络加速器等时钟信号。文中介绍了详细的电路设计、时钟芯片配置以及多核DSP的配置,相关片内设备的初始化等。 1 C6678及其结构 C6678是TI公司多核处理器中的一款8核浮点型DSP,最高工作频率达到1.25 GHz,单核可以提供40GMAC定点计算或者20G FLOP浮点计算能力,单个芯片可以提供320G MAC或者160G FLOP计算能力。C6678的片内结构如图1所示。 图1 C6678内部结构图 C6678的每个核具有32 KB的程序、32 KB的数据以及512 KB的2级Cache存储空间,芯片片内具有一个4MB的共享SRAM。C6678具有DDR3控制器接口,可以外接DDR3,直接寻址范围达到8 GB。C6678的片内外设有RapidIO、PCIe、EMIF以及SPI、I2C总线等接口。这些接口通过片内的高速互联总线和各个处理器交互数据。 和网络相关的片内设备如图1右下角灰色模块所示,主要包括两个对外的SGMII接口、以太交换和网络交换模块,以及用于数据管理的安全加速器和包加速器,是为了快速检测数据的校验以及协议是否遵循网络标准,对于错误的数据直接丢弃.降低CPU的负担。为了加快网络和CPU的数据交换,片内的队列管理器用于管理网络包或者网络帧的缓存,分发等功能。这些数据都采用数据包DMA读/写,不需要CPU参与。 C6678的其他片内设备包括PLL、仿真口、信号量、电源管理和复位管理等模块。其中PLL配置CPU和外设的工作时钟;仿真口用于连接仿真器,实现对软件运行的监控;信号量实现对DSP/BIOS操作系统中信号量的控制;电源管理实现整个芯片电流电压的控制;复位管理配 置启动的方式,硬复位进行全启动,软复位进行部分启动。 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计 2 CDCM6208及其结构 CDCM62xx系列芯片是TI公司针对多核处理器专门开发的时钟产生、驱动和分配芯片。CDCM6208是该系列的第二代产品,相比于第一代CDCM6208的最大优点就是功耗大幅度降低,从第一代的2~3 W降低到0.5 W左右。而其功能、指标和体积没有弱化。CDCM6208有两路可选时钟输入,8路时钟输出。8路输出中的4路只能做整数倍分频,另外4路可以做小数倍分频,满足多核芯片的各种不同的时钟需求。8路时钟支持LVPECL、CML、HCSL以及LVDS信号电平,最大支持800 MHz的时钟频率,满足RapidIO和PCIe这些高速接口需求。时钟抖动小于265 fs。其控制可以通过标准的SPI或者I2S接口实现,非常方便灵活。TI公司提供针对该芯片专门开发的图形化控制软件,用户选择所要设置的时钟工作方式、输出频率等参数,该软件生成其内部寄存器的值,通过SPI或I2S接口写入就完成整个芯片的配置。 CDCM6208的内部结构如图2所示。从图中可以看出,可选两路时钟输入后,首先经过一个14倍频器,作为参考时钟驱动片内VCO产生时钟信号。为了提高时钟相位噪声,倍频后信号经过一个片内的滤波器,该滤波器可以由片内提供阻容电路设置。VCO时钟功分到两路预分频器,预分频器只能4、5或者6分频。预分频后时钟再次进入后期的分频器。每个预分频器功分到两个小数分频器和一个整数分频器。分频后信号驱动后输出。从图2右边输出可以看出,整数分频器输出的Y0和Y1两路时钟频率一样,Y2和Y3时钟频率一样。小数分频的Y4~Y7可以各自设置CDCM6208的这种时钟配置限制了其应用,但好处是降低了功耗,目前这种配置满足绝大部分多核处理器的要求,尤其是TI公司的C66系列以及AK2系列多核DSP可以实现无缝连接。 图2 CDCM6208的内部结构图 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计 3 硬件设计 根据TMS320C6678的应用,所需要的时钟如图3所示。 其主要时钟包括:①内核运行时钟,该时钟输入是100 MHz,DSP片内PLL将其锁定到工作频率,最高为1GHz,最低为700 MHz。②RapioIO接口和HyperLink超级连接接口工作时钟,这两路时钟输入都为312.5MHz,RapioIO倍频4、8、10、16,工作在1.25 GHz、2.5GHz、3.125 GHz和5 GHz。HyperLink倍频到40、80、100、160,工作在12.5 GHz、25 GHz、31.25 GHz和50 GHz。 ③PCIe接口时钟和PA_SS网络加速器时钟,这两路时钟都是输入100MHz,内部倍频后相应的工作时钟,满足各自接口传输时钟要求。④DDR3时钟,该时钟输入为66.667 MHz,倍频20或者25倍,工作在1333.33 MHz或者1666.7 MHz。这些时钟在DSP片内都各有独立的PLL电路设置,其工作原理和设置方法基本一致。图3中的单独25 MHz是专门为千兆网提供的工作时钟,由一个单独的晶体提供。C6678还提供一路时钟输出信号,默认输出为核时钟的1/6,图中为16.667 MHz,输出时钟可以检测C6678是否正常工作。 图3 C6678的时钟信号 图4 C6747和CDCM6208的接口 由于C6678的核时钟由CDCM6208提供,所以对CDCM6208的设置只能由另外一个处理器完成,只要该处理器具有SPI或者I2S接口即可。本文使用低功耗的DSP芯片C6747来实现多CDCM6208的设置。C6747和CDCM6208的接口如图4所示,采用标准4线制SPI接口控制,为了避免干扰提高传输可靠性,在SPI的片选信号的写信号分别上拉和下拉,这样在空闲下其引脚状态不会被干扰。在控制CDCM6208之前,需要对其进行复位,图中使用一个通用GPIO引脚控制,当CDCM6208配置成功后,会提供一个状态检测信号,该信号连接到C6747的GPIO引脚,用来判断是否正确配置。图中C6747还使用一个引脚控制CDCM6208的低功耗设置,当该引脚为高时,CDCM6208进入低功耗模式。 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计 4 软件设计 由于系统采用C6747控制CDCM6208时钟信号,所以C6747的软件是系统整个初始化的关键,C6747的初始化软件主要包括对CDCM6208的复位、配置和检测以及对C6678的复位、C6678外挂Flash的复位等工作。整个系统的软件流程如图5所示。 图5 软件流程 上电启动后,C6747软件加载成功后,复位CDCM6208,为确保复位成功,C6747要等待10 ms才能通过SPI接口配置CDCM6208。配置完成后,C6747可以查询CDCM6208的状态输出引脚,检测是否配置成功。如果配置失败,重复复位、配置、检测这几个步骤。配置成功后,表明CDCM6208已经输出准备时钟到C6678,但在此之前,C6678仍然处于复位状态。由于C6678的程序保存在片外Flash中。所以,C6747要首先复位Flash,等待其复位后,再复位C6678,查询C6678的输出状态,确定C6678是否正常下作。如果输出不正常,仍然重复复位Flash、复位C6678和检测这几个步骤,直到初始化成功。 结语 多核处理器由于其接口丰富,运行频率较高,对时钟设计要求较高,一般要求一个高精度的时钟通过分频/倍频方式产生多路时钟到相应的接口。本文以多核数字信号处理器C6678为应用对象,通过CDCM6208产生多路时钟,提供到多核DSP的核时钟、DDR3、RapidIO等时钟信号。通过单核低功耗小成本处理器C6747实现对整个时钟电路的复位、设置和检测。本文介绍的时钟配置方法具有通用性,对同类产品的时钟设计方案具有一定的参考价值。 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计
  • 热度 16
    2014-9-24 22:36
    747 次阅读|
    0 个评论
    多核处理器是最近快速发展的电子器件,单个芯片内集成了多个同构或者异构的处理器,使得其计算处理能力得到较大幅度的提高。DSP处理器由于其具有较高的数字处理能力,得到较广泛的应用。多核DSP芯片以目前性能较高的TMS320C66系列为例,其中TMS320C6678(以下简称C6678)含有8个处理器。这些处理器可以独立工作,也可以并行联合工作。当它们联合工作时,相互之间通信和握手就非常重要,尤其是在对时间要求较高的场合,时钟的稳定和同步就非常关键。时钟的稳定和同步对系统设计、时钟源、时钟分配、电路布线、时钟线屏蔽等都提出较高的要求。 本文利用CDCM6208时钟分配芯片,以此输出多路时钟,提供到8核DSP芯片C6678,提供出DSP核工作时钟、DDR3数据读写时钟、RapidIO和PCIe数据传输时钟、千兆网络加速器等时钟信号。文中介绍了详细的电路设计、时钟芯片配置以及多核DSP的配置,相关片内设备的初始化等。 1 C6678及其结构 C6678是TI公司多核处理器中的一款8核浮点型DSP,最高工作频率达到1.25 GHz,单核可以提供40GMAC定点计算或者20G FLOP浮点计算能力,单个芯片可以提供320G MAC或者160G FLOP计算能力。C6678的片内结构如图1所示。 图1 C6678内部结构图 C6678的每个核具有32 KB的程序、32 KB的数据以及512 KB的2级Cache存储空间,芯片片内具有一个4MB的共享SRAM。C6678具有DDR3控制器接口,可以外接DDR3,直接寻址范围达到8 GB。C6678的片内外设有RapidIO、PCIe、EMIF以及SPI、I2C总线等接口。这些接口通过片内的高速互联总线和各个处理器交互数据。 和网络相关的片内设备如图1右下角灰色模块所示,主要包括两个对外的SGMII接口、以太交换和网络交换模块,以及用于数据管理的安全加速器和包加速器,是为了快速检测数据的校验以及协议是否遵循网络标准,对于错误的数据直接丢弃.降低CPU的负担。为了加快网络和CPU的数据交换,片内的队列管理器用于管理网络包或者网络帧的缓存,分发等功能。这些数据都采用数据包DMA读/写,不需要CPU参与。 C6678的其他片内设备包括PLL、仿真口、信号量、电源管理和复位管理等模块。其中PLL配置CPU和外设的工作时钟;仿真口用于连接仿真器,实现对软件运行的监控;信号量实现对DSP/BIOS操作系统中信号量的控制;电源管理实现整个芯片电流电压的控制;复位管理配 置启动的方式,硬复位进行全启动,软复位进行部分启动。 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计 2 CDCM6208及其结构 CDCM62xx系列芯片是TI公司针对多核处理器专门开发的时钟产生、驱动和分配芯片。CDCM6208是该系列的第二代产品,相比于第一代CDCM6208的最大优点就是功耗大幅度降低,从第一代的2~3 W降低到0.5 W左右。而其功能、指标和体积没有弱化。CDCM6208有两路可选时钟输入,8路时钟输出。8路输出中的4路只能做整数倍分频,另外4路可以做小数倍分频,满足多核芯片的各种不同的时钟需求。8路时钟支持LVPECL、CML、HCSL以及LVDS信号电平,最大支持800 MHz的时钟频率,满足RapidIO和PCIe这些高速接口需求。时钟抖动小于265 fs。其控制可以通过标准的SPI或者I2S接口实现,非常方便灵活。TI公司提供针对该芯片专门开发的图形化控制软件,用户选择所要设置的时钟工作方式、输出频率等参数,该软件生成其内部寄存器的值,通过SPI或I2S接口写入就完成整个芯片的配置。 CDCM6208的内部结构如图2所示。从图中可以看出,可选两路时钟输入后,首先经过一个14倍频器,作为参考时钟驱动片内VCO产生时钟信号。为了提高时钟相位噪声,倍频后信号经过一个片内的滤波器,该滤波器可以由片内提供阻容电路设置。VCO时钟功分到两路预分频器,预分频器只能4、5或者6分频。预分频后时钟再次进入后期的分频器。每个预分频器功分到两个小数分频器和一个整数分频器。分频后信号驱动后输出。从图2右边输出可以看出,整数分频器输出的Y0和Y1两路时钟频率一样,Y2和Y3时钟频率一样。小数分频的Y4~Y7可以各自设置CDCM6208的这种时钟配置限制了其应用,但好处是降低了功耗,目前这种配置满足绝大部分多核处理器的要求,尤其是TI公司的C66系列以及AK2系列多核DSP可以实现无缝连接。 图2 CDCM6208的内部结构图 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计 3 硬件设计 根据TMS320C6678的应用,所需要的时钟如图3所示。 其主要时钟包括:①内核运行时钟,该时钟输入是100 MHz,DSP片内PLL将其锁定到工作频率,最高为1GHz,最低为700 MHz。②RapioIO接口和HyperLink超级连接接口工作时钟,这两路时钟输入都为312.5MHz,RapioIO倍频4、8、10、16,工作在1.25 GHz、2.5GHz、3.125 GHz和5 GHz。HyperLink倍频到40、80、100、160,工作在12.5 GHz、25 GHz、31.25 GHz和50 GHz。 ③PCIe接口时钟和PA_SS网络加速器时钟,这两路时钟都是输入100MHz,内部倍频后相应的工作时钟,满足各自接口传输时钟要求。④DDR3时钟,该时钟输入为66.667 MHz,倍频20或者25倍,工作在1333.33 MHz或者1666.7 MHz。这些时钟在DSP片内都各有独立的PLL电路设置,其工作原理和设置方法基本一致。图3中的单独25 MHz是专门为千兆网提供的工作时钟,由一个单独的晶体提供。C6678还提供一路时钟输出信号,默认输出为核时钟的1/6,图中为16.667 MHz,输出时钟可以检测C6678是否正常工作。 图3 C6678的时钟信号 图4 C6747和CDCM6208的接口 由于C6678的核时钟由CDCM6208提供,所以对CDCM6208的设置只能由另外一个处理器完成,只要该处理器具有SPI或者I2S接口即可。本文使用低功耗的DSP芯片C6747来实现多CDCM6208的设置。C6747和CDCM6208的接口如图4所示,采用标准4线制SPI接口控制,为了避免干扰提高传输可靠性,在SPI的片选信号的写信号分别上拉和下拉,这样在空闲下其引脚状态不会被干扰。在控制CDCM6208之前,需要对其进行复位,图中使用一个通用GPIO引脚控制,当CDCM6208配置成功后,会提供一个状态检测信号,该信号连接到C6747的GPIO引脚,用来判断是否正确配置。图中C6747还使用一个引脚控制CDCM6208的低功耗设置,当该引脚为高时,CDCM6208进入低功耗模式。 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计 4 软件设计 由于系统采用C6747控制CDCM6208时钟信号,所以C6747的软件是系统整个初始化的关键,C6747的初始化软件主要包括对CDCM6208的复位、配置和检测以及对C6678的复位、C6678外挂Flash的复位等工作。整个系统的软件流程如图5所示。 图5 软件流程 上电启动后,C6747软件加载成功后,复位CDCM6208,为确保复位成功,C6747要等待10 ms才能通过SPI接口配置CDCM6208。配置完成后,C6747可以查询CDCM6208的状态输出引脚,检测是否配置成功。如果配置失败,重复复位、配置、检测这几个步骤。配置成功后,表明CDCM6208已经输出准备时钟到C6678,但在此之前,C6678仍然处于复位状态。由于C6678的程序保存在片外Flash中。所以,C6747要首先复位Flash,等待其复位后,再复位C6678,查询C6678的输出状态,确定C6678是否正常下作。如果输出不正常,仍然重复复位Flash、复位C6678和检测这几个步骤,直到初始化成功。 结语 多核处理器由于其接口丰富,运行频率较高,对时钟设计要求较高,一般要求一个高精度的时钟通过分频/倍频方式产生多路时钟到相应的接口。本文以多核数字信号处理器C6678为应用对象,通过CDCM6208产生多路时钟,提供到多核DSP的核时钟、DDR3、RapidIO等时钟信号。通过单核低功耗小成本处理器C6747实现对整个时钟电路的复位、设置和检测。本文介绍的时钟配置方法具有通用性,对同类产品的时钟设计方案具有一定的参考价值。 【分页导航】 第1页: C6678及其结构 第2页: CDCM6208及其结构 第3页: 硬件设计 第4页: 软件设计
  • 热度 21
    2013-12-6 17:39
    1323 次阅读|
    0 个评论
        芯片:Spartan-3A,XC3S200A-4FTG256C     ISE:v10.1     今天折腾了一天,终于搞定了XILINX的时钟倍频了,虽然是简单的2倍频,比较能用到了DLL了。     比较波折的是一直有警告,原来输入时钟的地方加了个IBUFG,后来删除了就没有警告了。     刚开始写博文,图片和附件都不是很熟悉,先这样纪念着吧。
相关资源
  • 所需E币: 4
    时间: 2022-1-2 11:57
    大小: 408.47KB
    上传者: czd886
    基于FPGA及数字倍频技术实现数据同步采集的研究
  • 所需E币: 5
    时间: 2021-9-19 21:19
    大小: 1.32MB
    上传者: ZHUANG
    一种基于模拟电路的倍频单极性SPWM控制策略
  • 所需E币: 0
    时间: 2021-3-22 17:54
    大小: 204.15KB
    上传者: Goodluck2020
    十偏振分辨倍频显微镜及其图像处理介绍的详细说明.zip
  • 所需E币: 0
    时间: 2020-12-13 19:06
    大小: 203.3KB
    上传者: xiaosh728
    十偏振分辨倍频显微镜及其图像处理介绍的详细说明
  • 所需E币: 0
    时间: 2020-12-9 23:23
    大小: 212.65KB
    上传者: LGWU1995
    十偏振分辨倍频显微镜及其图像处理介绍的详细说明
  • 所需E币: 0
    时间: 2020-11-9 20:59
    大小: 99.92KB
    上传者: Goodluck2020
    三倍频电源发生器正确操作(电源技术)
  • 所需E币: 5
    时间: 2020-6-18 18:42
    大小: 1.53MB
    上传者: Goodluck2020
    ADI微波频率合成器提供多倍频程覆盖范围和出色的相位噪声性能.pdf
  • 所需E币: 3
    时间: 2019-12-25 12:12
    大小: 113.85KB
    上传者: 978461154_qq
    二次谐波的产生——倍频……
  • 所需E币: 4
    时间: 2019-12-25 10:24
    大小: 4.7KB
    上传者: rdg1993
    单片机典型模块设计实例5……
  • 所需E币: 5
    时间: 2020-1-4 12:50
    大小: 248.33KB
    上传者: rdg1993
    给出了DPLL的基本概念,阐述了DPLL的缺点,并结合最新的模拟锁相和数字锁相技术,提出了一种基于FPGA的全新锁相倍频系统的设计方法,简单地介绍了设计的思路、原理及其算法,并对该方案的性能进行了分析,给出了仿真波形.……
  • 所需E币: 4
    时间: 2020-1-13 18:24
    大小: 430.45KB
    上传者: givh79_163.com
    倍频电路设计ANOVELFREQUENCYDOUBLERUSINGAFEEDFORWARDSTRUCTUREANDDGSMICROSTRIPFORFUNDAMENTALANDHIGHORDERCOMPONENTSSUPPRESSIONAnoveldesignofafrequencydoubler,usingafeedforwardtechniqueandadefectedgroundstructure(DGS),isdescribed.Intheproposedfrequencydoubler,thefeedforwardloopsuppressesthefundamentalcomponent(fo),andtheDGSattenuatesthehigherorderharmonicssuchasthird,fourthandsoon.DuetothecombinationofthefeedforwardstructureandtheDGS,onlythedoubledfrequencycomponent(2fo)appearsattheoutputport;theotherunwantedcomponentsaresuppressedeffectively.Afrequencydoublerisdesignedat1.87GHzbytheproposedtechniqueandmeasured.Themeasuredoutputpowerat2fois……
  • 所需E币: 4
    时间: 2020-1-14 10:57
    大小: 2.13MB
    上传者: 2iot
    ASRD倍频方案ANovelLow-CostUltraWidebandMicrostripPulseFormingNetworkforGaussianMonocycleGenerationThomasBucheggerGeraldObergerLinzCenterofCompetenceinMechatronicsEmail:thomas.buchegger@lcm.atgerald.ossberger@lcm.atANovelLow-CostUltraWidebandMicrostripPulseFormingNetworkforGaussianMonocycleGenerationOutlineMotivationDefinitionoftheGaussianMonocycleSub-Nano-SecondPulseGenerationPicosecondPulseLabsPulserMicrostripPulseFormingNetworkPrincipleSimulationPrototypesStepRecoveryDiodePulserSRDbasicsCircuitsandResultsConclusionOutlookInstituteforCommunicationandInformationEngineeringUniversityofLinzANovelLow-CostUltraWidebandMicrostripPulseFormingNetworkforGaussianMonocycleGenerationMotivationThemotivationfo……
  • 所需E币: 5
    时间: 2020-1-14 11:17
    大小: 1.46MB
    上传者: rdg1993
    Ka波段倍频放大组件--硕士论文,Ka波段倍频放大组件……
  • 所需E币: 4
    时间: 2020-1-14 11:41
    大小: 1.26MB
    上传者: givh79_163.com
    倍频器与分频器资料,倍频器与分频器……
  • 所需E币: 4
    时间: 2020-1-15 12:24
    大小: 126.82KB
    上传者: givh79_163.com
    用门电路实现2倍频电路ICS512LOCOPLLCLOCKMULTIPLIERDescriptionTheICS512isthemostcosteffectivewaytogenerateahigh-quality,highfrequencyclockoutputandareferenceclockfromalowerfrequencycrystalorclockinput.ThenameLOCOstandsforLowCostOscillator,asitisdesignedtoreplacecrystaloscillatorsinmostelectronicsystems.UsingPhase-Locked-Loop(PLL)techniques,thedeviceusesastandardfundamentalmode,inexpensivecrystaltoproduceoutputclocksupto200MHz.Withareferenceoutput,thischipplusaninexpensivecrystalcanreplacetwooscillatorsStoredinthechip’sROMistheabilitytogenerateninedifferentmultiplicationfactors,allowingonechiptooutputmanycommonfrequencies(seetableonpage2).Thisproductisintendedforclockgeneration.Ithaslowout……
  • 所需E币: 3
    时间: 2019-6-12 19:55
    大小: 1.46MB
    上传者: royalark_912907664
    三极管倍频器是根据晶体三极管的非线性特性,得到输入信号的各次谐波,然后通过带通滤波器选出所需要的频率,从而实现输入信号的倍频。文中详细阐述了三极管倍频电路的设计,实现了对10MHz输入信号的四倍频,通过电路测试,结果证明输出信号的相噪没有明显恶化,在1MHz带宽内相噪优于-80.87dBc/Hz,在100kHz内杂散抑制可达-79.54dBc/Hz,满足设计需求。
  • 所需E币: 3
    时间: 2019-6-4 23:19
    大小: 1.99MB
    上传者: royalark_912907664
    锁相环由于其高集成度、良好的相位噪声和杂散特性,广泛的应用于通信、导航及遥测等领域。对于锁相环频率合成器,环路滤波器的设计对整个系统的性能起着决定性的影响。基于铷原子钟微波源的需求,文章利用锁相环技术设计了倍频电路。首先论述了锁相环的基本原理和环路滤波器的参数设计方法,然后利用ADS软件对锁相环的环路滤波器进行了设计和仿真。最后,将设计的环路滤波器应用于实际电路,并给出了测试结果。