每一款电子产品的诞生，都离不开默默付出的硬件工程师。从前期元器件选型，原理图设计，BOM制作，PCB图纸的检查到后期的焊接调试等等，需要把关每一个环节。其中的PCB图纸的检查是不可或缺的一部分，也是比较重要的一个环境。

因为PCB设计的好坏，直接影响到后期的调试是否顺利，以及产品是否能设计成功。因此硬件工程师也需要对PCB设计图纸进行审核，直到符合设计规范为止。那么硬件工程师又需要掌握哪些PCB的知识了，下面我和大家一起来讨论下；

看看下面的图是用一款画图软件画的PCB图；

作为硬件工程师，你不需要非常熟练的使用画图软件来画图，但是最基本的功能你要会使用，界面上的图标功能干嘛用的，只有这样你才能去检查PCB工程师设计出来的图纸是否符合要求。学会用比较简单，在网上看看基础的画图软件设计视频一步步操作就能学会了。

不过这远远不够，核心的东西是你要学会如何去检查电源，检查阻抗是否满足需求，检查差分高速信号是否符合要求，检查晶振，时钟，参考平面是否完整以及大概需要多少层板来设计等等，下面我就以这些为重点来讲讲硬件工程师如何审PCB图；

1， 电源部分

在检查电源部分之前，首先我们得知道电流大小和铜皮的关系，电流大小和过孔的关系，这个一般我们不会十分精确的去计算，只是估算一盎司铜厚40mil的线宽过1A的电流，VIA10X20按照能过1A的电流来计算，下面我们来看一下电源部分的原理图。原创今日头条：卧龙会IT技术

这是一个DC-DC的BUCK电路，从图中可以看出，P5V是输入电源，P1V8是输出电源，22PIN的VSNS是反馈引脚，和23PIN的GSNS一起类差分走线；差分走线的取样点一定要在输出电容的最末端或者是电源的最远端，这个地方采样的电压才是最准确的；下面我们来看下类差分走线在PCB上的设计，如下图（箭头所指的就是电源反馈的差分走线）

另外注意电感下面尽量不要走线，尤其不能走高速信号线；

2， 时钟芯片和晶振部分

晶振要尽量靠近IC摆放，晶振要包地处理，同时晶振下面不能走其它信号线；

时钟芯片下面不能走其它高速信号线，同时布局时需要注意，由于时钟芯片占的面积比较大，摆放时不能在其它高速信号的走线通道上，要不布局走完线后检查发现时钟芯片下面走了许多高速信号要调整的时候就会比较麻烦，所以一般布局前期就要考虑；时钟差分信号换层需要增加回流过孔；原创今日头条：卧龙会IT技术

3， AUDIO的AGND需要和其它GND分开

如下图所示；

另外PCB设计还有许多地方需要硬件工程师去检查的地方，后面继续写文章来和大家一起讨论共同成长，同时希望早点结束带口罩的日子。