FPGA接收端波形不对？麻烦，吃个蜂蜜都不安心，于是认认真真的回去花时间建模仿真看了一下，找到原因了。
这位网友遇到的疑问：DDR3仿真的时候接受端波形不行，该如何处理，网友发送来的波形如下，当FPGA接受时波形很差如下图：
我下班回来花了点时间看了一下工程导出后的仿真拓扑如下图所示：
那么该如何判断是VIRTEX7的FPGA IBIS模型有问题呢？还是传输线有问题（这里假定下载下来DDR3模型没有问题，这个模型这里选择的是16位IBIS模型，因为网友说FPGA是软件导出的，所以是有怀疑理由的，而DDR3模型是正规官网下的，所以可以当做这个模型是没有问题的
布布熊想到既然DDR3的模型没有问题，那么我们这样建模把U1的模型用DDR3模型替换掉，然后对比2者的结果，建模如下：
我们看接收端U1和U9的波形如下图：
很显然如果DDR3模型没有问题，那么传输线肯定没有问题
布布熊还想到一个建模方式那就是把传输线搞成理想的60欧姆如下图建模：
仿真的波形如下：
可见软件导出的FPGA模型在理想传输线情况下还是不行，可以怀疑导出模型有问题
