标签: 眼图

前面几篇文章讲到了串行总线的预加重与均衡理论，概念性的东西比较多，大家如果不是从事信号完整性仿真等相关工作人员，理解起来会有一定的困难。很多关注高速先生公众号的都是从事高速PCB 设计（Layout）的小伙伴，信号处理的理论可能对这些朋友日常工作帮助不是太大，这些朋友可能更多关注的是与布线相关的话题。 经常会有PCB设计的同事问我，板子上PCIe或者10G光口这类走线最长不能超过多少？速率不是那么高的信号，例如USB2.0，是不是就可以走很长的线了？速率到达多高，就要特别注意走线的损耗的问题？这些问题核心还是涉及到高速信号速率与传输线损耗之间的关系， 如果我们对不同速率的信号通过传输线后的衰减有一个基本认识，就可以对布线长度做一个基本的评估了。 在回答这些问题之前，我们应该对不同频率的信号经过一段长度的传输线后损耗程度有一定的了解。大家觉得传输速率为5Gbps的数字信号（不经过任何预加重或者均衡处理），经过一段15inch的传输线后（普通板材），眼图还可以打开吗，8G呢？为了解开大家的疑惑，我做了如下仿真，如下图所示： 我们假设这个通信系统的驱动和接收器件都是理想模型，理想模型就意味着驱动和接收都是匹配较好，除了传输线的损耗之外，信号不受其他干扰项的影响。假设该传输线的介质为普通FR4，线宽为5mil，阻抗为50ohm，线长为15inch。首先我们来看下通道的插损曲线，如下图： 通过插损曲线我们可以看出，通道的损耗还是很大的，在2.5G的时候就达到了-7.9dB，转化成幅度，大概为0.4，也就是这个频率下，信号的幅度损耗了60%。我们来看看不同速率的信号在穿过这个通道后会变成什么样子。 发送端为理想PRBS信号，发送端信号峰峰值为1V，上升和下降时间为10ps，我们分别仿真了速率为1G，2.5G，5G，8G，10G，25G的信号，通过15inch的传输线后，眼图对比如下： 眼高和眼宽数据统计对比如下： 由上表我们可以看出， 随着信号频率的提高，损耗的影响变得越来越大。至于这个影响到底有多大，我们可以参考上面的表格做一个大概的评估。 比较较真的网友可能又有疑惑了，你说了这么多，我只想知道我在布线的时候高速线到底最长可以走多长，你能不能给个准确的数值。遇到这些问题，高速先生也不能明确的给出答案。我只能说，it depends….. 从传输通道来说，线长只是影响损耗的因素之一，还有很多关键的因素影响着通道的损耗，比如说我们选用的板材，换层孔的类型，数量，使用的铜箔类型，线宽线厚等等。对于高速串行信号来说，不同的芯片信号处理能力也不一样，也就是所谓的预加重和均衡能力不一样，既然芯片的性能有差异，我们对传输通道的评估也就不能一概而论了。最好的方法就是拿到芯片的模型进行仿真评估，综合考虑这些因素对信号的影响，这也是SI工程师存在的价值。

眼图是高速数字信号常用的测量手段，当被测信号以参考时钟为基准叠加眼图形成以后，我们已经可以根据眼图的张开程度大概了解信号质量的情况。 但是，仅仅人为观察眼图的形状对于精确测量是不够的，很多时候还需要更进一步地对眼图的参数进行精确测量。 眼图的测量参数不同于波形的测量参数，更多情况下是一种统计意义的测量，最常用的测量参数有眼高（Eye Height）、眼宽(Eye Width)、眼的抖动（交叉点处的Jitter）等。 眼高（Eye Height）的测量 眼高反映的是眼图在垂直方向张开的程度。其测量方法是先在眼图的中心位置对眼图的电平分布进行统计，根据直方图分布出现概率最大的位置得到高电平（One Level）和低电平（Zero Level）的位置；然后再根据高低电平上的噪声分布情况各向内推3个西格玛（噪声的RMS值），从而得到眼高的测量结果。 眼宽（Eye Width）的测量 眼宽反映的是眼图在水平方向张开的程度。其测量方法是先在眼图的交叉点位置对眼图的水平分布进行统计，根据直方图分布出现概率最大的位置得到交叉点1（Cross1）和交叉点2（Cross2）的水平位置；然后再根据交叉点附近的抖动分布情况各向内推3个西格玛（抖动的RMS值），从而得到眼宽的测量结果。 眼图的抖动（Eye Jitter）测量 眼图的抖动反映的是信号的时间不确定性，抖动过大会减小信号的眼宽。眼图的抖动是指眼图交叉点附近的信号的水平抖动，可以用RMS或者Peak-Peak值来衡量。 除此以外，还可以对眼图的上升时间、交叉点、幅度等进行测量，这些测量方法和前面所说过的波形参数测量差不多，只不过是针对眼图而不是单一波形进行的测量。下图是用示波器对一个10.3125Gbps信号眼图的各个参数同时进行测量的例子。 眼图的模板测试（Mask Test） 前面介绍过的眼图是一种快速对信号进行统计分析的测量方法，对于信号质量的定性分析和Debug比较有用，但是在有些情况下，仅仅测量出信号的眼高、眼宽等参数还不够，我们还需要快速判决该被测信号是否满足相应的总线的规范要求，这时候就会用到模板（Mask）测试。 所谓模板，就是把对于信号高电平的范围要求、低电平的范围要求、抖动的范围等的指标事先定义好，然后把这些要求做成一个模板文件。典型的模板定义由3部分区域组成，最上面的区域定义了对信号的最大幅度要求，最下面的区域定义了对信号的最小幅度要求，中间的区域定义了对信号的眼图张开度的要求。下图是一个3.125G的XAUI信号的模板的例子，显示了模板中不同区域的物理含义。 在进行眼图测试时直接把眼图套在这个模板上，如果长时间累积测量信号没有没有压在模板上，就说明信号满足了最基本的信号质量要求。 下图是一个对10.3125Gbps的信号进行模板测试的例子，信号质量很好，所有点都没有压在模板上（图中的3块阴影区域）。 如果被测信号压在了测试模板上，就说明被测信号质量有明显的问题，下面几张图分别反映出的是几种典型的模板测试失败的情况。 信号过冲造成模板测试失败 信号抖动造成模板测试失败 信号幅度不够造成模板测试失败 从上面的例子可以看出，通过模板测试，可以快速判决信号质量的问题，因此模板测试在很多高速总线的兼容性测试里都是必测的项目。 但是需要注意的一点是， 虽然眼图和模板的测试可以反映出高速数字信号质量的大部分问题，但并不是万能的。 即使信号通过了模板测试，也有可能其它参数不满足要求。 比如信号里各个抖动分量成分占的比例、预加重的幅度、共模噪声、SSC的调制速率和调制深度等，所以大部分高速的数字总线除了进行眼图和模板测试外还都会要求一些其它项目的测试。

通用串行总线USB (Universal Serial Bus)协议从1.0版本发展到现在，由于数据传输速度快，接口方便，支持热插拔等优点使USB设备被越来越多人使用，目前，市场上以USB2.0为接口的产品越来越多，而绘制符合要求的PCB板在USB设备应用中起重要作用。但在实际生产设计中，由于USB的传输速率较高，而系统中电路板上元器件的分布、高速传输布局布线等各类参数，引起高速信号的完整性缺陷的，所以由PCB设计所引起的信号完整性问题是高速数字PCB（印制电路板）生产设计者必须关心的问题。本文通过Mentor信号完整性工具“Hyperlynx” 进行仿真分析，总结了一套高速电路设计提供布局布线的分析方法，串行总线以及其它高速电路的布线设计提供了理论依据。 1 通用串行总线 通用串行总线（USB）技术是为了弥补传统微机外部总线的不足而设计的，随着应用的扩展，USB的传输速率不断提高，USB2.0传输速度为高速480Mb/s。 对于USB信号的传输，信号完整性是核心指标。USB总线应用差分信号传输数据，在传输过程采用NRZI编码。在上位机与USB设备的交互中，根据数据传输双工或半双工的状态不同，工作于差分态、静止态和单终端三种状态，其相应的电压或电压差也有所不同，传输协议以此判断设备速率和信号数据。 在高速系统中，差分线上高速信号的压制检测阈值、断开检测阈值和共模电压也都有一定的范围要求，如表1所示。其中，共模电压典型值为200mV，另外，其差分输入信号电平必须满足高速接收眼图的要求。 表1 高速信号的输入电平 2 信号完整性分析 2.1 传输线基础 USB总线采用差分方式传输信号，两条传输线分别由不同的驱动器来驱动，其中一条用来传输本身的信号，另一条用来传输相应的互补信号，接收端信号为两者的电位差，用以识别传输线上包含的信息，从理论上来讲，两条任意的传输线都可以用来实现差分对。 传输线内的信号在传输过程中，将即时信号外加电压与内通电流的比值称为信号的瞬态阻抗。当传输线沿途的瞬态阻抗为恒定值时，这个值就被称为传输线的特性阻抗，表达式为： 高频频率范围内，R和G对特性阻抗的影响很小，这种情况下，传输线的特性阻抗为一个实数，公式被简化为： 此时的传播速度则为： 特性阻抗是阻抗匹配的一个重要参数。阻抗匹配关系到信号完整性问题，如反射、振铃等参量的控制。差分对匹配一般采用两种方式：π型和T型。 2.2 高速USB信号的眼图 眼图就是由多个周期的数字信号波形叠加而形成的图形，形状与眼睛类似，因此被称为眼图。数字信号的眼图能清楚反映互连设计是否导致不能容忍的误码率。在高速串行应用中，通行的做法是采用眼图验证串行链路是否满足系统的性能要求的。 对于高速USB信号的发送和接收，USB使用眼图来描述其各个位在传输时所需的电压幅值和时间安排。图1展示了高速USB系统的几个眼图测试点。其中，TP1和TP4对应USB接口芯片的相应管脚（D+和D-），它们分别被焊接在集线器和USB设备的电路板上；TP2对应A型连接器的D+和D-管脚；TP3对应B型连接器的D+和D-管脚（对于束缚电缆，其也可能是直接连接在电路板上）。 图1 眼图测试点 USB定义了6种眼图模板，其中定义在集线器TP2点或在USB设备（使用非束缚电缆）TP3点处的眼图模板，表示接收高速USB信号时所需的电压分辨力，如图2所示。 图2 眼图模板 下一页： 信号完整性（SI）仿真 3 信号完整性（SI）仿真 利用LineSim搭建USB2.0仿真原理图，如图3所示，其中包括主机控制器和外围设备控制器，设置了从主机到外围设备使用最大允许传播延迟，模拟一个28AWG带状电缆和5米的USB电缆，以及外围设备的布线。 图3 USB仿真结构模型 仿真得出差分信号的波形以及USB2.0接收端的眼图，如图4、图5所示。其图中弱的信号质量是由于带状线的阻抗不连续产生，因此，将模型结构中带状线的差分阻抗变化范围为115 ohms~92ohms。调整之后差分信号波形如图6所示，眼图如图7所示。 由上图可以看出，经过调整带状线的特征阻抗，差分信号波形有了明显的改变，信号完整性问题得到了改善，眼图宽度和高度均有增大，平均上升时间、平均下降时间均减小，平均下降速率和上升速率即斜率均增大，但是就其仿真来看，所得到的结果仍和理想的结果有一段距离，继续改善模型结构图中其他相应模块的参数，最终仿真得出了满足USB2.0规范的眼图和差分信号，如图8和9所示。 图4 差分信号波形 图5 仿真结果 图6 差分信号波形 图7 仿真眼图结果 图8 差分信号波形 图9 仿真眼图结果 仿真数据结果为： Peak-to-Peak Voltage:1.58V Positive Overshoot: 229.4 mV；NegativeOvershoot: 198.2 mV Avg fall time: 969.697ps；Avg rise time:960.398ps Avg fall slew rate: 0.716 V/ns；Avg rise slewrate: 0.723 V/ns Eye Width: 1.804ns；High level: 565.2mV；Low level: -592.2 mV Eye Height: 862.6mV；High level: 565.2 mV；Low level: -592.2 mV 通过以上仿真过程及结果得出：眼图的各项数据可以体现信号分析的性能指标。最主要的是通过眼的宽度、眼的高度、平均上升时间、下降时间、平均上升速率和下降速率（即斜率）这些指标能够体现信号的优劣程度。 4 结论 眼图作为数字设计的参考依据，图中的眼宽、眼高、过冲、单位间隔和门限交叉抖动为重要参数依据。峰-峰值抖动=门限交叉抖动/单位间隔×100%。为了使接收器能够正确地采样数据，眼图必须满足一定的高度和宽度，其具体参数由器件的特性决定，根据眼图，可以知道实际情况是否满足系统设计。 特性阻抗通常由PCB的层叠结构和PCB走线宽度/间距决定的，首先明确好需要实现的信号的特性阻抗，确定关键信号的走线宽度/间距，选择好板材的层叠结构，通常微带线线宽、走线的铜皮厚度、微带线到最近参考平面的距离以及PCB板材料的介电常数共同影响其特性阻抗，而影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距。当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。这在实际布线中的到了验证，本文总结的USB电路布线设计方法可以为高速电路设计布局布线的分析方法，串行总线以及其它高速电路的布线设计提供理论依据。

  本作品设计一个简易数字信号传输性能分析仪，通过对个个方案的论证，最终选择两片CPLD做为核心器件。首先通过单片机控制时钟的分频，使用可编程逻辑器件CPLD以方便的产生不同数据率的伪随机信号，同时用12864液晶显示数据率及峰峰值。为了滤去整流输出电压中的纹波。通过二阶巴特沃斯滤波器滤波同时产生高增益的滤波信号。然后叠加伪随机信号用示波器显示眼图。对于产生的m序列是否采用曼彻斯特编码，则使用开关控制单片机来选择。通过数字分析电路与CPLD提取同步信号，再次用示波器显示眼图。本系统结构清晰，经过测试基本完成题目要求。采用CPLD产生。采用行为描述方式用VHDL语言对该逻辑进行硬件描述。设计的系统具有体积小、重量轻、功耗小、速度快、价格低、可靠性高、设计周期短等优点。为产生信号 的m序列，我们采用Altera公司的Quartus ║软件，使用硬件描述语言VHDL对CPLD进行编程。采用CPLD快速提取位同步信号。利用CPLD内部丰富的资源来提取同步为信号。 眼图显示方式的论证与选择 采用外触发方式显示。将时钟信号接入外触发端，调节示波器触发模式即可。 低通滤波电路的分析与计算    2.1.1 滤波分析 经典滤波的概念，是根据富立叶分析和变换提出的一个工程概念。根据高等数学理论，任何一个满足一定条件的信号，都可以被看成是由无限个正弦波叠加而成。换句话说，就是工程信号是不同频率的正弦波线性叠加而成的，组成信号的不同频率的正弦波叫做信号的频率成分或叫做谐波成分。只允许一定频率范围内的信号成分正常通过，而阻止另一部分频率成分通过的电路，叫做经典滤波器。 2.1.2 低通滤波电路的计算 在分析有源滤波电路时，一般都通过”拉氏变换”，将电压与电流变换成“象函数“U(s)和I(s)，因而电阻的R(s)=R，电容的(s)=1/sC,电感的（s）=sL，输出量与输入量之比称为传递函数，即  对于同相输入二阶低通滤波电路 将电压电阻值代入公式f=1/2,根据频率100K，200K，500K算出相应的电阻和电容值。 2.2 m序列产生的分析   2.2.1 m序列 由线性反馈移位寄存器产生的周期最长的二进制数字序列称为最大长度反馈移位寄存器序列，通常称为m序列。 2.2.2 m序列产生原理 移位寄存器是由n个串接的双态存储器（寄存器）和一个移位时钟发生器以及一个由模2加法器组成的反馈逻辑线路组成，每个双态存储器称为移存器的级，每一级只能有两种不同状态分别用0和1表示。移位时钟到来时使每一级的存数(即状态)向下一级移动，成为下一级的新存数。 图2    线性反馈移位寄存器原理方框图 2.3  伪随机序列产生的分析 2.3.1 伪随机信号 伪随机序列发生器的VHDL实现。CLK为时钟脉冲，RESET为清零信号，OE为输出使能端，当RESET和OE都为高电平时，序列跟随着CLK的节拍一位一位的从DOUT端输出。除此之外，该伪随机序列发生器最大的特点在于，他能根据SEL端的选择信号产生不同长度的m序列。基本能够满足各种情况对不同长度伪随机信号的需要。 根据伪随机序列产生的原理，采用行为描述方式用VHDL语言对该逻辑进行硬件描述。 2.3.2 伪随机信号产生原理   图3    伪随机信号产生原理方框图 2.4  曼彻斯特编码的分析 曼彻斯特编码（Manchester Encoding），也叫做相位编码(PE)，是一个同步时钟编码技术，曼彻斯特编码的解释为：从低电平到高电平的转换表示 1，从高电平到低电平的转换表示0。原理图4所示。 图4    曼彻斯特编码原理图 2.5  同步信号提取的分析  2.5.1 同步信号提取方框图   图5    同步信号提取方框图 2.5.2 同步信号提取原理分析   从异步串行码流中提取位同步时钟信号，设计思想的基本出发点是在外部数据流（code_in）的上升沿和本地时钟(clk)上跳沿相比较无非是超前和滞后两种情况，如图5、6所示，从数据流上跳沿的角度来看,若将数据流code_in与本地时钟clk进行逻辑相与，若相与结果为“1”则说明数据流滞后于本地时钟，若为“0”则说明数据流超前于本地时钟。   图6  数据流滞后于本地时钟△T     图7  数据流超前于本地时钟△T   根据以上原理，本设计中的鉴相器作用是鉴别出数据流和本地时钟的相位超前滞后关系，控制计数器采用双向计数器,鉴相器输出q作为控制计数器的计数方向输入，q为1则向上计数，q为0则向下计数。控制计数器的计数输出用来控制相位调整选择模块的选择端。 相位调整选择模块由相位调整和相位选择功能。 2.6  眼图显示的分析 2.6.1 眼图   眼图的成因：由于示波器的余辉作用，扫描所得的每一个码元波形将重叠在一起，从而形成眼图。 眼图是指利用实验的方法估计和改善（通过调整）传输系统性能时在示波器上观察到的一种图形。观察眼图的方法是：用一个示波器跨接在接收滤波器的输出端，然后调整示波器扫描周期，使示波器水平扫描周期与接收码元的周期同步，这时示波器屏幕上看到的图形像人的眼睛，故称为眼图。 2.6.2 眼图的分析 从眼图上可以观察出码间串扰和噪声的影响，从而估计系统优劣程度。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能 接收信号的最佳取样时间是纵向眼开度最大的时刻t1。理想情况下V2- V1=0,纵向眼开度为1。由横向眼开度确定的时间宽度定义了不会由于码间干扰产生误码的时间范围Δt。眼开度受噪声和码间干扰的影响，从眼图的张开度可以估计出码间干扰的大小，判决时刻过门限失真量的大小以及定时抖动等。              图8   3比特非归零码的8种组合     图9   8种组合同时叠加形成的眼图                                         图10  简化的眼图                 数字信号系统的幅度噪声会使眼开度减小，纵向眼开度的高度Ymax与最大信号电平V2定义了最大的幅度畸变。眼闭合度越大（纵向眼开度越小），说明正确判断信号中“1”与“0”越困难。在最佳取样时间t1处的眼开度的大小定义了系统的噪声容限。                       噪声容限=                     （2-1） 取样时间改变时，眼图边线的斜率定义了系统时间误差的灵敏度：当斜率较小时，时间误差的概率增加。在光纤系统中由于接收机噪声和光纤的脉冲畸变，会产生时间抖动。如果取样时间正好在信号电平与判断阈值水平相交的时刻的中点，则判断阈值电平处失真量ΔT表示了时间抖动大小，用百分率表示为：                       定时抖动=                    （2-2） 式中Tb是一个比特的时间间隔。     用示波器对伪随机数字序列进行观察时，示波器的扫描周期应取为Tb或Tb的整数倍，即扫描频率取为1/Tb或1/NTb 。当示波器扫描频率和信号速率的比改变时，并列的眼睛可以多些或少些。当扫描周期为Tb时，示波器的扫描图形与一只人眼相似，当扫描周期取为NTb时，并列的眼睛为N个。 。 3电路与程序设计     1、3路滤波子系统电路                                    图11   滤波子系统电路   3.1.4  幅值调节子系统电路                                         图9   100mV幅值调节子系统电路 3.1.5  加法器子系统电路              111                        图10   加法器子系统电路 3.1.6  滤噪子系统电路                     图11   滤噪子系统电路 3.2程序的设计 3.2.1程序功能描述与设计思路 1、程序功能描述 根据题目要求软件部分主要实现产生步进可调的m序列（包括采用曼彻斯特编码）。 2、程序设计思路 1）通过开关控制单片机选择是否采用曼彻斯特编码。 2）通过按钮控制单片机产生不同波特率的m序列，并用12864同步显示。  

  信号完整性分析基础系列之二十四——关于抖动（上） 美国力科公司深圳代表处 汪进进 写在前面的话 抖动话题是示波器测量的最高境界，也是最风云变换的一个话题，这是因为抖动是示波器测量的诸多功能中最和“数学”相关的。 玩数学似乎是需要一定境界的。 “力科示波器是怎么测量抖动的?”，“这台示波器抖动测量准不准?”，“时钟抖动和数据抖动测量方法为什么不一样？”，“总体抖动和峰峰值抖动有什么区别? ”，“余辉方法测量抖动不是最方便吗？”，“抖动和眼图，浴盆曲线之间是什么?”，…… 关于抖动的问题层出不穷。这么多年来，在完成了“关于触发（上）、（下）”和“关于眼图（上）、（下）”，“关于S参数（上）（下）”等三篇拙作后，我一直希望有一篇“关于抖动”的文章问世，但每每下笔又忐忑而止，怕有谬误遗毒。 今天，当我鼓起勇气来写关于抖动的时候，我需要特别说明，这是未定稿，恳请斧正。 抖动和波形余辉的关系 有一种比较传统的测量抖动的方法，就是利用余辉来查看信号边沿的变化，然后再用光标测量变化的大小（如图1所示），后来更进了一步，可以利用示波器的“余辉直方图”和相关参数自动测量出余辉的变化范围，这样测量的结果就被称为“抖动”。这个方法是在示波器还没有“测量统计”功能之前的方法，但在90年代初力科发明了测量统计功能之后，这个方法就逐渐被淘汰了。 图1 传统的抖动测量方法 这种传统的方法有下面这些缺点：（1）总会引入触发抖动，因此测量的结果很不准确。（2）只能测量某种参数的抖动，譬如触发上升沿，测量下降沿的余辉变化，反应了宽度的抖动，触发上升沿，测量相邻的上升沿的余辉变化，反应了周期的抖动。显然还有很多类型的抖动特别是最重要的TIE抖动无法测量出来。 （3）抖动产生的因果关系的信息也无从得知。 定义抖动的四个维度 和抖动相关的名词非常多：时钟抖动，数据抖动; 周期抖动，TIE抖动，相位抖动，cycle-cycle抖动; 峰峰值抖动(pk-pk jitter)，有效值抖动(rms jitter);总体抖动(Tj)，随机抖动(Rj)，固有抖动(Dj);周期性抖动，DCD抖动，ISI抖动，数据相关性抖动; 定时抖动，基于误码率的抖动; 水平线以上的抖动和水平线以下的抖动…… 这些名词反应了定义抖动的不同维度。 回到“什么是抖动”的定义吧。其实抖动的定义一直没有统一，这可能也是因为需要表达清楚这个概念的维度比较多的原因。目前引用得比较多的定义是: Jitter is defined as the short-term variations of a digital signal’s significant instants from their ideal positions in time. 就是说抖动是信号在电平转换时，其边沿与理想位置之间的偏移量。如图2所示，红色的是表示理想信号，实际信号的边沿和红色信号边沿之间的偏差就是抖动。什么是“理想位置”，“理想位置”是怎么得到的？ 这是被问到后最不好回答的问题。 图2 抖动的定义 我认为描述抖动离不开“四个维度”。仅仅是说“我想测量抖动”，这是不完整的表达，我建议的一种完整的表达方式是： 我想测量100万样本（一定数量样本）下的时钟抖动（或数据抖动）的周期抖动（或 TIE抖动，相位抖动，cycle-cycle抖动）的峰峰值抖动和有效值抖动（或Tj,Rj,Dj）。 具体到测量方法上就是先测量被测信号的周期（或TIE，Cycle-cycle period）等参数，然后持续测量出100万个甚至更多样本，将这100万个样本下的的最大值和最小值相减即为峰峰值抖动。但是10的12次方样本很难直接测量出来，因为需要消耗的时间太长，所以就改用数学模型预测的方法进行推导。 上面表达中涉及到抖动定义的四个维度是: 1，测量抖动的样本数/误码率。 2，被测信号的类型。分为时钟抖动和数据抖动。 3，关注的抖动参数的类型。主要有周期抖动，TIE抖动，cycle-cycle抖动。 4， 抖动测量结果的类型。主要有峰峰值抖动，有效值抖动，总体抖动（Tj），固有抖动(Dj)，随机抖动(Rj)。 抖动是关于误码率的函数 我们下意识里可能会问，被测信号的抖动最坏能有多大？ 其实，随着观察到的测量样本数的增加，这个问题的答案也就不一样。没有样本数的限定，这个问题没有一个收敛性的答案。抖动是关于误码率的函数。误码率为10e-12（10的-12次方）即表示发送端发送10e+12（10的12次方）个比特位的信号，在接收端出现误码的比特位个数是一个。测量10e-12误码率下的抖动可以理解为测量10e+12样本下的抖动。 时钟抖动和数据抖动 /水平线以上的抖动和水平线以下的抖动 当我们在定义抖动具有四个维度时，特别强调被测信号的类型分为时钟抖动和数据抖动，这是否意味着两种抖动的测量方法是完全不一样的呢?   其实，我们可以将时钟信号理解为一种特别的数据。所有用于数据抖动的测量方法理论上都可以用于测量时钟，只是因为时钟信号非常简单，是规则的010101…码型，因此，对于时钟抖动通常是通过直接测量一定数量的样本（样本数量应该是多少一般也没有统一的定义，甚至在有的时钟芯片手册中也没有说明）的参数结果，统计得出参数变化大小的pk-pk值，即为峰峰值抖动（pk-pk jitter）。 峰峰值抖动随着测量时间的增加，测量结果会变大。峰峰值抖动的测量结果不具备重复性，因为随机抖动理论上是无限发散的。有效值抖动（rms jitter）表示参数变化大小的标准偏差值。 我们将这种定量方法直接测量出来的抖动形象地称为“水平线以上的抖动”，因为这种抖动结果是不需要借助数学模型进行推导和预测的。 这种方法的抖动也叫“定时抖动（Timing jitter）”。 时钟抖动关注的信号参数类型主要有周期(period)，TIE(Time Interval Error)和相邻周期间（Cycle-Cycle Period），对于时钟信号的单独研究，通常三种参数的抖动都需要测量。具体这三种抖动参数的介绍，请参考胡为东的文章《抖动的分类》。 数据抖动关注的是一定误码率下的TIE抖动，现在的串行数据测量领域通常默认的都是10e-12误码率，也就是说需要测量10e+12样本，这需要示波器测量几个小时甚至几天的时间，即使象力科的第四代示波器那么快的数据处理能力也无法“硬”测量出10e+12样本的参数来作为测量结果，因此，就需要根据某种数学模型来根据当前一定数量的样本数测量的结果来“预测”10e+12的样本下的抖动结果，这种基于数学模型预测的方法测量的抖动叫“水平线以下的抖动”。所谓抖动的风云变幻即在于一直在争论使用什么样的数学模型来预测抖动是最准确的。很多抖动相关的文章就是在用一连串的数学公式来说明作者发现的一种新模型是更准确的，看得您云里来雾里去的。 认识TIE抖动 为什么TIE抖动是作为测量数据抖动Tj的默认参数呢?  我想里引用胡为东文章《串行数据系统抖动基础》中的介绍可以帮助我们理解TIE的重要性： “通信系统的实质是通过一段介质发送或者接收数据。发送端TX发出不同编码形式的高速串行数据，经过一段链路传输后到达接收端RX，串行数据在传输过程中会受到各种各样的干扰，引起数据的抖动，串行数据系统工作的目的就是要尽可能的减少这些干扰的影响使得接收端能准确无误的恢复出发送端发送过来的数据。由于接收端（一般是由D触发器构成）需要使用时钟采样来完成同步接收数据，因此时钟信号和数据信号之间的同步关系是非常重要的，即必须要满足一定的建立时间和保持时间。因此串行数据时钟系统结构的变化最根本上是为了满足时钟与数据之间的时序关系，以便接收端能正确的接收到信号。当数据信号的电平发生翻转后，时钟边沿与数据边沿需要一定的建立时间来锁存数据；同时，数据信号的电平需要一定的保持时间让时钟能稳定的锁存数据。为了让建立时间和保持时间最大化，时钟最好能出现在数据比特位的中央。但是由于数据或者时钟存在抖动，抖动较大时，无法满足建立时间和保持时间的要求，D触发器可能输出错误的数据，产生误码。特别是在高速数字电路中，速率的增加导致建立时间和保持时间的余量越来越小，由于抖动产生误码的概率越来越高，所以，时钟和数据的抖动测试非常重要。 研究串行数据系统的抖动主要是研究时钟与串行数据的相对抖动，而不是单纯的指时钟抖动或者数据抖动。也就是说即使时钟有很大的抖动，但是只要数据也存在同样大的抖动，则两者之间的相对抖动仍旧很小，时钟和数据之间的建立时间和保持时间也仍旧能够得到保证。” 如何将时钟和数据之间的关系联系起来呢?  TIE（Time Interval Error）！ TIE为作为抖动中最重要的一个参数，我们需要对它有深刻认识。 TIE定义为被测信号边沿与“参考时钟”边沿之间的时间间隔。具体计算中是以和参考电平的交叉点的时刻来计算的，如图3所示。TIE是在信号和参考时钟的每一个边沿都进行测量。 图3  TIE的定义 产生“参考时钟”（也就是前面抖动定义中提到的“理想位置”）有几种方法，比较常用的方法是从被测信号中通过软件PLL进行恢复。有时侯是直接定义一个理想的参考时钟，或者是在外部引入一个硬件时钟作为参考。 PLL的特性是准确测量抖动的关键所在，因为产生的参考时钟的误差将直接影响到TIE的测量结果，并进而影响到最终的抖动测量结果。关于PLL的具体细节请参考我们信号完整分析基础系列之三《串行数据测试中的CDR》 峰峰值抖动和总体抖动 峰峰值抖动（pk-pk jitter）是水平线以上的抖动，是直接测量出来的。总体抖动（Tj）是水平线以下的抖动，是通过数学模型预测出来的。很多时候当您说要测量Tj时，我就知道您具体要测量什么了，因为这里面有几个维度是业界的默认设置：Tj通常是指测量10的12次方样本下的数据抖动的TIE抖动的峰峰值抖动（pk-pk jitter）。前面已述,一般都默认了Tj是基于10e-12的误码率的，默认关注的抖动参数是TIE。 抖动和眼图的关系 眼图在一定程度上反应了抖动的大小，眼图越“干净”，眼图展开程度越大，说明抖动值越小。眼图的交叉位置在水平轴的区间越小，抖动越小。 在光模块行业，过去常通过眼图交叉点位置形成的余辉直方图来直接测量抖动，余辉直方图的最左到最右边的大小范围即为峰峰值抖动，如图4所示。在HDMI测量规范中对抖动的定义中也是采用这种方法。按前面所述，这是一种水平线以上的抖动。 交叉点的余辉直方图呈现高斯分布，说明抖动的行为主要表现为随机抖动，反之，如果余辉直方图表现为双峰分布，说明有明显的固有抖动。 图4  抖动和眼图的关系