原创【博客大赛】【原创】基于ALTER 数字信号传输性能分析仪

 2013-3-12 21:53  5039 21 62 分类: FPGA/CPLD

本作品设计一个简易数字信号传输性能分析仪，通过对个个方案的论证，最终选择两片CPLD做为核心器件。首先通过单片机控制时钟的分频，使用可编程逻辑器件CPLD以方便的产生不同数据率的伪随机信号，同时用12864液晶显示数据率及峰峰值。为了滤去整流输出电压中的纹波。通过二阶巴特沃斯滤波器滤波同时产生高增益的滤波信号。然后叠加伪随机信号用示波器显示眼图。对于产生的m序列是否采用曼彻斯特编码，则使用开关控制单片机来选择。通过数字分析电路与CPLD提取同步信号，再次用示波器显示眼图。本系统结构清晰，经过测试基本完成题目要求。采用CPLD产生。采用行为描述方式用VHDL语言对该逻辑进行硬件描述。设计的系统具有体积小、重量轻、功耗小、速度快、价格低、可靠性高、设计周期短等优点。为产生信号

的m序列，我们采用Altera公司的Quartus ║软件，使用硬件描述语言VHDL对CPLD进行编程。采用CPLD快速提取位同步信号。利用CPLD内部丰富的资源来提取同步为信号。

眼图显示方式的论证与选择

采用外触发方式显示。将时钟信号接入外触发端，调节示波器触发模式即可。

低通滤波电路的分析与计算

2.1.1 滤波分析

经典滤波的概念，是根据富立叶分析和变换提出的一个工程概念。根据高等数学理论，任何一个满足一定条件的信号，都可以被看成是由无限个正弦波叠加而成。换句话说，就是工程信号是不同频率的正弦波线性叠加而成的，组成信号的不同频率的正弦波叫做信号的频率成分或叫做谐波成分。只允许一定频率范围内的信号成分正常通过，而阻止另一部分频率成分通过的电路，叫做经典滤波器。

2.1.2 低通滤波电路的计算

在分析有源滤波电路时，一般都通过”拉氏变换”，将电压与电流变换成“象函数“U(s)和I(s)，因而电阻的R(s)=R，电容的(s)=1/sC,电感的（s）=sL，输出量与输入量之比称为传递函数，即

对于同相输入二阶低通滤波电路

将电压电阻值代入公式f=1/2,根据频率100K，200K，500K算出相应的电阻和电容值。

2.2 m序列产生的分析

2.2.1 m序列

由线性反馈移位寄存器产生的周期最长的二进制数字序列称为最大长度反馈移位寄存器序列，通常称为m序列。

2.2.2 m序列产生原理

移位寄存器是由n个串接的双态存储器（寄存器）和一个移位时钟发生器以及一个由模2加法器组成的反馈逻辑线路组成，每个双态存储器称为移存器的级，每一级只能有两种不同状态分别用0和1表示。移位时钟到来时使每一级的存数(即状态)向下一级移动，成为下一级的新存数。

图2 线性反馈移位寄存器原理方框图

2.3 伪随机序列产生的分析

2.3.1 伪随机信号

伪随机序列发生器的VHDL实现。CLK为时钟脉冲，RESET为清零信号，OE为输出使能端，当RESET和OE都为高电平时，序列跟随着CLK的节拍一位一位的从DOUT端输出。除此之外，该伪随机序列发生器最大的特点在于，他能根据SEL端的选择信号产生不同长度的m序列。基本能够满足各种情况对不同长度伪随机信号的需要。根据伪随机序列产生的原理，采用行为描述方式用VHDL语言对该逻辑进行硬件描述。

2.3.2 伪随机信号产生原理

图3 伪随机信号产生原理方框图

2.4 曼彻斯特编码的分析

曼彻斯特编码（Manchester Encoding），也叫做相位编码(PE)，是一个同步时钟编码技术，曼彻斯特编码的解释为：从低电平到高电平的转换表示 1，从高电平到低电平的转换表示0。原理图4所示。

图4 曼彻斯特编码原理图

2.5 同步信号提取的分析

2.5.1 同步信号提取方框图

图5 同步信号提取方框图

2.5.2 同步信号提取原理分析

从异步串行码流中提取位同步时钟信号，设计思想的基本出发点是在外部数据流（code_in）的上升沿和本地时钟(clk)上跳沿相比较无非是超前和滞后两种情况，如图5、6所示，从数据流上跳沿的角度来看,若将数据流code_in与本地时钟clk进行逻辑相与，若相与结果为“1”则说明数据流滞后于本地时钟，若为“0”则说明数据流超前于本地时钟。