标签: builder

排版有问题的话看这里 Quartus 相关问题点击这个链接 ModelSim 相关问题点击这个链接 找不到DSP Builder的库 到你的quartus安装路径下找到DSP Builder，比如我的就在D:\Softwares\intelFPGA\18.0\quartus\dsp_builder，点击dsp_builder.bat，可以选择把dsp_builder.bat发送快捷方式到桌面方便点击。 在弹出的matlab中的命令框中输入，就可以看见如图所示的库了 slLibraryBrowser DSP Builder license 问题 之前破解没有破解完全，没有get到作者说的设置环境变量是什么意思，知道今天要用DSP Builder编译项目时才知道。 需要在系统变量中添加LM_LICENSE_FILE和之前license.dat的地址 修改后重启DSP Builder，编译成功 使用Subsystem分层设计 右键一个symbol，可以看见 Create Subsystem 选项，不用在意是什么symbol，只要input output的port是自己需要的就好了。 这里可以看见元器件的子系统，然后可以进行修改 最终效果图如下

  首页     硬件设计     Cadence Allegro   PCB封装神器-OrCAD Library Builder下载安装及**指南 2015 09-12 PCB封装神器-OrCAD Library Builder下载安装及**指南   xfire   Cadence Allegro ,  Cadence OrCAD  围观 529 次   16 条评论  编辑日期：2015-09-12  字体： 大   中   小 OrCAD Library Builder 是Cadence公司旗下的原理图符号（schematic symbol）及PCB封装库（PCB footprint）自动创建神器，其可以根据元器件Datasheet里边对元件的管脚描述信息，自动创建symbol及匹配的 PCB footprint 封装。不是说Allegro自带的元件库坑妈，用这个吧，其预置了大部分常用的PCB封装库，而且是符合IPC-7351国际标准的，使用 OrCAD Library Builder 自动创建元器件封装库，可以省却我们很多的时间，并且是符合IPC-7351标准的封装。其实Allegro麻烦就麻烦在建封装上了，分的太细，用OrCAD Library Builder，啪啪啪，轻点几下鼠标，一个标准的封装即可完成。pcb攻城狮值得拥有。           OrCAD Library Builder下载地址： http://www.mr-wu.cn/cadence-orcad-allegro-resource-downloads/   OrCAD Library Builder 官方介绍视频：       OrCAD Library Builder 安装视频教程：         百度视频分享：   http://pan.baidu.com/s/1c0sIk16               原创文章，转载请注明：  转载自  吴川斌的博客  http://www.mr-wu.cn/  本文链接地址:  PCB封装神器-OrCAD Library Builder下载安装及**指南 http://www.mr-wu.cn/pcb%e5%b0%81%e8%a3%85%e7%a5%9e%e5%99%a8-orcad-library-builder%e4%b8%8b%e8%bd%bd%e5%ae%89%e8%a3%85%e5%8f%8a%e7%a0%b4%e8%a7%a3%e6%8c%87%e5%8d%97/

  1、 SOPC（System On a Programmable Chip.）即可编程片上系统，SOPC Builder是Quartus II中传统的Nios II 硬件设计工具，可以灵活定制NiosII CPU的许多特性甚至指令，可使用Altera公司提供的大量IP核来加快开发Nios II外设的速度，提高外设性能，也可以使用第三方的IP核或VHDL来自行定制外设。完成Nios II的硬件开发后，SOPC Buider可自动生成与自定义的Nios II CPU和外设系统、存储器、外设地址映射等相应的软件开发包SDK。在生成的SDK基础上，启动Nios II IDE（传统的）或 Nios II SBT for Eclipse（7.0版本以后的）进入Nios II软件开发流程。用户可使用汇编或C，甚至C++来进行嵌入式程序设计，使用GNU工具或其它第三方工具进行程序的编译连接以及调试。   2、 Qsys是Altera公司为Quartus II 10.0版本推出的新的嵌入式处理器硬件设计工具，Qsys系统级集成工具可以使嵌入式设计人员面向Nios II， 以及基于ARM或MIPS的嵌入式处理器和可配置Intel Atom处理器开始硬件设计。Qsys利用了业界首创的FPGA优化芯片网络技术来支持多种业界标准IP协议，提高了结果质量，具有很高的效能。Qsys采用类似SOPC Builder的界面，支持与现有嵌入式系统移植的后向兼容。而且，这一高级互联技术将支持分层设计、渐进式编译以及部分重新配置方法。 Qsys是Altera SOPC Builder工具的后续产品，引入了FPGA优化芯片网络技术，与SOPC Builder相比，存储器映射和数据通路互联性能提高至两倍，SOPC Builder适合单层次设计，而Qsys提高了系统级设计效能，适合多层次设计，并且，Qsys支持业界标准IP接口，如AMBA，使之可以支持设计重用。   3、 Altera公司建议用户从Quartus II 10.0版本开始使用Qsys设计Nios II硬件系统， 老版本SOPC Builder的设计可以移植到Qsys，具体参考Altera的“SOPC Builder to Qsys Migration Guidelines”（AN-632-2.0，SOPC Builder到Qsys移植指南）。

这两天刚接触dsp builder，遇到一个错误，困惑了几天，终于解决了，现在分享下 因为dsp builder 12.1以上不支持slx文件，所以初学者保存文件的时候要注意保存成.mdl 文件，这样就不会出现这个错误了    

FPGA器件密度提高到百万逻辑单元，设计团队需要实现更大更复杂的系统，并在更短的时间内满足越来越高的性能需求。相应的，FPGA设计面临着三个最为突出的问题，即：设计团队规模越来越大、需要花费很多时间来尝试重新使用其他人的设计、需要花费大量时间来进行验证。   为了应对不断增长的复杂性，如何切实可行地提升设计效能成为业界共同探索的一个问题。Altera亚太区产品市场经理解晓东介绍，提高设计抽象级即相当于提高了设计效能。随着器件容量的增加、设计复杂度的增加，设计抽象级从门级发展到了寄存器传送级（RTL），又向IP级、系统级演变，Altera的开发工具也从原理图输入向Quartus II综合、SoPC Builder进阶。如今，SoPC Builder的下一代产品Qsys更是以不可阻挡的姿态出现在业界。   Altera亚太区产品市场经理解晓东   Qsys系统集成工具是Quartus II开发软件的一部分，它采用业界首创的FPGA优化芯片网络技术，能够提供存储器映射和数据通路互联。相比其前身SOPC Builder，Qsys的性能几乎提高至两倍，同时支持业界标准IP接口，例如AMBA。Qsys将采用使用方便的SoPC Builder界面，支持与现有嵌入式系统移植的后向兼容。而且，这一高级互联技术将支持分层设计、渐进式编译以及部分重新配置方法。Qsys可提高设计抽象级，自动生成互联，使用标准接口，为设计人员大幅缩短了开发时间，增强了设计重用性。   攻克设计规模难题   下图鲜明地展示了Qsys给系统设计带来的好处。图中绿色部分表示标准内核，是一个将标准IP进行组合的搭积木的过程。蓝色部分表示胶合逻辑，需要进行仲裁、中断控制、带宽匹配等工作。橙色部分则表示定制逻辑，它与标准模块不同，可根据设计需求进行差异化开发，许多拥有IP的公司最关心的正是这一部分的设计。在不使用Qsys的情况下，这三部分工作都需要进行匹配。但有了Qsys以后，它的兼容IP和互联特性可分担标准内核和胶合逻辑方面的工作，使设计人员将更多的精力集中在定制逻辑上，创造差异化的价值。   Qsys目前可提供超过一百个兼容IP，如：接口协议IP（PCIe、TSE）、存储器IP（DDR/DDR2/DDR3）、视频和图像处理（VIP）IP（VIP套装包括：缩放器、矩阵、去隔行器以及alpha混合合成器）、嵌入式IP（JTAG、UART、SPI、RS232）以及多种处理器IP。   值得一提的是，Qsys几乎可支持所有常用的嵌入式处理器，例如基于ARM Cortex A9的SoC FPGA和基于Nios II的软核处理器，以及Altera嵌入式联盟所提供的其他处理器（如：MIPS MP32、ARM Cortex-M1、Nios II SC DO-254以及Freescale ColdFire V1等）。解晓东介绍，软核处理器可通过FPGA模拟CPU，其优点在于占用资源少，25K逻辑单元可放置几十个处理器，若用户对性能要求有差异，Altera软核有三档配置可满足不同需求。     此外，Qsys可完成自动集成任务，在运用标准IP加速开发的同时，其GUI界面支持快速集成，避免了繁琐而又容易出错的集成任务。   攻克设计重用难题   设计重用是提升效率的有效环节，但是它通常会导致以下问题：设计者需重新设计接口；设计者需对各种修改过的设计提供支持；在没有文档记录的情况下，其他人不得不搞清楚接口是怎样工作的。针对这些问题，Qsys进行了优化，其片上网络架构可完成无线接口的互连，它支持标准接口，例如Altera的Avalon接口、ARM的AMBA  AXI接口，具有经过维护的可用的文档，用户不需进行重新设计接口的工作。解晓东强调，在设计重用方面，业界多数工具（包括SoPC Builder在内）只能做到IP级，而Qsys是唯一可做到子系统级别的工具。     设计重用的另一个特性是：在设计重复使用流程时，可将RTL设计导入Qsys，作为其中一个IP来用。通过将低层次的抽象设计放到高层次Qsys中，可将文本格式编写的代码引入Qsys，打包后生成接口，在标准库中生成设计模块，从而在设计中重用这些模块，整个过程是非常容易操作的图形化过程。解晓东补充，SoPC Builder是完全平铺式的设计流程，对于一些复杂的设计而言，界面拉得很长，不便于查找设计问题；而Qsys可将一些IP进行子系统打包，使设计更具层次性。这对于一些国际化的公司非常实用，便于他们在全球范围内共享设计，进行重用。   攻克验证难题   如果说设计过程是充满了创造力的愉悦享受，验证过程相比就乏味了很多。基于寄存器的调试需要逐个去查询寄存器，工作量非常庞大，也存在着很多的不确定性。Qsys采用了系统控制台的调试工具，去对地址位置进行读写操作，而非对每个寄存器都读写，通过在总线系统上读写可快速锁定问题出现在哪个模块，从而加快验证进程。此外，Qsys提供定制的、图形化的界面，方便易用，使调试过程不再枯燥。   亚太区Qsys研讨会巡回举行中 为帮助用户更快、更好地了解Qsys，今年3月至6月，Altera在亚太区15个城市巡回举办“采用Qsys实现系统集成研讨会”，通过技术演讲、技术演示、实践练习等方式，与会者可以观看基于Qsys的PCIe至DDR3设计演示，并通过实践练习来开发设计，体验Qsys如何大幅提升设计效能。这一研讨会已有超过200名工程师参加，现正接受网上注册。下图为在北京清华大学实验室的研讨会现场。   相关链接： 注册可点击 http://www.altera.com.cn/education/events/evt-qsys-workshop.html 关于Qsys系统集成工具，更多信息可访问 http://www.altera.com.cn/products/software/quartus-ii/subscription-edition/qsys/qts-qsys.html 在FPGA系统设计上发挥芯片网络体系架构的优势（白皮书） http://www.altera.com.cn/literature/wp/wp-01149-noc-qsys_CN.pdf SoPC Builder至Qsys移植指南 http://www.altera.com.cn/literature/an/an632.pdf PCIe DDR3参考设计 http://www.altera.com/support/refdesigns/ip/interface/ref-pciexpress-ddr3-sdram.html