标签: 时钟

01 物联网系统中为什么要使用时钟芯片 在物联网系统中使用时钟芯片的原因主要体现在以下几个方面： 时间同步的重要性 物联网设备通常需要基于时间执行各种任务，如数据采集、事件记录、定时控制等。时间同步是确保这些任务能够准确、有序执行的关键因素。时钟芯片能够提供稳定、准确的时钟信号，保证物联网设备之间以及设备与服务器之间的时间一致性。 精确的时间测量 时钟芯片通常包含一个晶体振荡器和一个计数器，晶体振荡器产生稳定的振荡信号，计数器则将该信号转换为时间单位。这种设计使得时钟芯片能够精确地测量时间，实现高精度的时钟功能。在物联网系统中，这种精确的时间测量能力对于需要严格时间控制的场景尤为重要。 设备的同步与协调 物联网设备往往需要在高度同步和协调的状态下运行，以实现各种智能化功能和应用。时钟芯片能够确保设备之间的通信和协作顺利进行，为构建智能世界提供坚实的基础。例如，在智能家居系统中，时钟芯片可以驱动各种智能设备按照预定的时间计划执行操作，如自动开关灯、调整室内温度等。 低功耗与适应性 随着物联网技术的不断发展，对低功耗和适应性强的设备需求日益增长。低功耗时钟芯片在这方面表现出色，它们能够在保证时间精度的同时降低功耗，延长设备的续航时间。这对于需要长时间运行的物联网设备来说尤为重要。 安全性与可靠性 时钟芯片在物联网系统中还扮演着保障安全性和可靠性的角色。例如，在加密芯片中，时钟芯片能够给出准确的时间戳，从而加强加密功能，保障数据的完整性、一致性和可靠性。此外，时钟芯片的稳定性也确保了物联网系统的长期稳定运行。 广泛的应用场景 物联网系统涵盖了智能家居、工业自动化、汽车电子等多个领域。时钟芯片在这些领域中都有广泛的应用。例如： 计算机及服务器系统：用于主板、CPU、存储等部件之间的同步控制。 通信设备：用于同步传输数据、控制通信频率等。 汽车电子系统：用于控制汽车电子系统中各种传感器和执行器的时间顺序，时钟芯片用于协调发动机控制系统、车载娱乐系统以及车载导航系统的工。 工业控制系统：用于同步工业控制系统中控制器与执行器之间的操作，同步各种传感器和执行器的操作，确保工业生产过程的精确控制。 消费电子产品：如手机、平板电脑、数码相机等，用于控制芯片、显示屏、无线模块等部件的协同工作。 综上所述，时钟芯片在物联网系统中具有不可替代的作用。它们通过提供稳定、准确的时钟信号，保障物联网设备的时间同步、精确测量、同步与协调、低功耗运行以及安全性和可靠性等方面的需求。随着物联网技术的不断发展，时钟芯片的应用前景将更加广阔。 本文会再为大家详解时钟定时器件家族中的一员——时钟芯片。 02 数字时钟芯片的定义 数字时钟芯片是一种集成了时钟生成、管理和分配功能的集成电路芯片。它主要用于产生和管理电子设备中的时钟信号，确保各个模块能够按照预定的时间顺序完成各种操作。数字时钟芯片是电子设备中的重要组成部分，被誉为系统的“心脏”。 03 原理 数字时钟芯片的工作原理主要基于晶体振荡器产生的稳定频率信号。晶体振荡器利用晶体的压电效应产生高频电压信号，经过滤波和稳压处理后输出稳定的时钟信号。时钟芯片内部包含分频器、计数器等模块，对晶体振荡器的信号进行分频和计数处理，以生成所需的时钟频率。同时，时钟芯片还具备时钟缓冲器、时钟选择器和时钟分配器等辅助模块，用于提供稳定的时钟信号和将时钟信号分配给不同的模块。 04 分类 根据功能和应用场景的不同，数字时钟芯片可以分为以下几类： 实时时钟芯片（RTC）：用于提供实时时钟信号，通常包含晶体振荡器、计数器、RAM等组件，能够记录并显示日期和时间信息。 高精度时钟芯片：用于需要高精度时序控制的领域，如科学仪器、通信设备等。 时钟发生器芯片：用于产生多个时钟信号，并提供给不同的模块使用，常见于复杂的电子系统中。 时钟同步芯片：用于将多个电子设备中的时钟信号进行同步，确保它们之间的协调工作。 05 选型参数 在选择数字时钟芯片时，需要考虑以 下参数： 精度：时钟芯片的精度直接影响系统的时间准确性，需根据应用需求选择合适的精度等级。 稳定性：时钟芯片应能在各种环境条件下保持稳定的性能。 功耗：低功耗设计对于延长设备续航时间至关重要。 可编程性：一些时钟芯片支持可编程功能，可根据需要调整时钟频率和输出模式。 封装形式：根据电路板布局和安装需求选择合适的封装形式。 06 使用注意事项 确保电源稳定：时钟芯片对电源的稳定性要求较高，需使用稳定的电源供电。 合理布局：在电路板设计中，应合理安排时钟芯片的位置，避免信号干扰和电源噪声。 定期校准：对于需要高精度时间控制的系统，应定期校准时钟芯片以确保时间准确性。 注意散热：时钟芯片在工作过程中会产生一定的热量，需确保良好的散热条件以防止过热损坏。 07 厂商 市场上有多家厂商生产数字时钟芯片，如爱普生、德州仪器（TI）、恩智浦（NXP）等。这些厂商在时钟芯片领域拥有丰富的技术积累和产品线，可根据客户需求提供不同规格和性能的数字时钟芯片产品。在选型时，建议综合考虑厂商的技术实力、产品质量、售后服务等因素。 供应商A:华冠 1、产品能力 （1）选型手册 （2）主推型号1:DS1302 对应的产品详情介绍 DS1302 可慢速充电实时时钟芯片包含实时时钟/日历和 31 字节的非易失性静态RAM。它经过一个简单的串行接口与微处理器通信。实时时钟/日历可对秒，分，时，日，周，月，和年进行计数，对于小于31 天的月，月末的日期自动进行调整，还具有闰年校正的功能。时钟可以采用24 小时格式或带AM（上午）/PM（下午）的 12 小时格式。31 字节的 RAM 可以用来临时保存一些重要数据。使用同步串行通信，简化了 DS1302 与微处理器的通信。与时钟/RAM 通信仅需 3 根线：（1）RST（复位），（2）I/O（数据线）和（3）SCLK（串行时钟）。数据可以以每次一个字节的单字节形式或多达 31 字节的多字节形式传输。DS1302能在非常低的功耗下工作，消耗小于 1µW 的功率便能保存数据和时钟信息。 硬件参考设计 本文章源自奇迹物联开源的物联网应用知识库Cellular IoT Wiki，更多技术干货欢迎关注收藏Wiki： Cellular IoT Wiki 知识库(https://rckrv97mzx.feishu.cn/wiki/wikcnBvAC9WOkEYG5CLqGwm6PHf) （如有侵权，联系删除）

单片机是嵌入式系统的核心元件，使用单片机的电路由于涉及到编程要复杂得多，但在更改和添加新功能时，带有单片机的电路更加容易实现，这也正是现在越来越多电器等设备使用单片机的原因。 作为单片机研发设计的项目，它的最小电路工作系统包含电源电路、复位电路、时钟电路；这些是构成电路的基本单元。 其中电源电路与复位电路，工程师一般非常容易理解与设计。 然而时钟电路，由于不同的开发项目功能需求不一样，设计的方案选择也不尽相同，很难得到有效的统一设计。 比如：一个项目对研发成本要求较严格，功能较简单；而另一个项目电路系统需要与外界电路系统完成串口通信，通信数据要求不能出错； 针对单片机的时钟频率电路，工程师依据不同的项目要求去设计与选择匹配的方案，具体的选择方案以下两种。 01、外部晶振方案 所谓外部晶振方案，是指在单片机的时钟引脚X1与X2外部连接一个晶振。如下图所示，这种电路常用在早期的单片机电路中，或者对时钟要求精度高的系统中。因为，内部时钟，由于单片机内部设计空间成本考虑，所以，始终精度有限。 单片机外部晶振图 优点：时钟频率精度高，稳定性能好； 对于一些数据处理能力要求较高的项目，尤其是多个电路系统彼此需要信息通讯，如包含USB通讯、CAN通讯的项目，选用外部晶振的方案较多。 缺点：由于增加了外部晶振，所以研发的BOM表元器件成本增加扩大了。成本会更高一些。 02、内部晶振方案 所谓内部晶振方案，是指单片机利用内部集成的RC振荡电路产生的时钟频率。 单片机内部晶振电路图 优点：省去外部晶振，工程师可以有效的节约研发BOM元器件成本。 缺点：RC振荡电路产生的时钟频率精度比较低，误差较大，容易引起一些高频率通信的数据交互错误。 这种电路，外部不需要晶振及电容，大批量生产，尤其节省成本，因此被多数成本敏感性方案所采纳。 然后，看看芯片内部的始终大概结构 系统时钟控制器为单片机的CPU和所有外设系统提供时钟源，系统时钟有3个时钟源可供选择：内部高精度24MHz的IRC、内部32KHz的IRC（误差较大）、外部晶体振荡器或外部时钟信号。用户可通过程序分别使能和关闭各个时钟源，以及内部提供时钟分频以达到降低功耗的目的。 单片机进入掉电模式后，时钟控制器将会关闭所有的时钟源 总而言之，这两个方案都有各自的优缺点，设计时需要灵活应变，根据实际需要选择内部晶振或外部。

本文为硬件原理图设计的通用规范，主要从基本的设计角度，总结一般公司的设计要求，整合而成。 1. 原理图各页内容依次为：封面、目录、电源、时钟、CPU、存储器、逻辑、背板（母板）接口等。 2. 原理图上所有的文字方向应该统一，文字的上方应该朝向原理图的上方（正放文字）或左方（侧放文字）。 下图分别为符合规范和不符合规范的例子。 文字都向上或者向左，符合规范 文字方向不一致，有文字向右，字符重叠，不合规范 标注文字方向向下，不合规范。 3. 原理图上的各种标注应清晰，不允许文字重叠。 原理图上包括网络名、位好、器件管脚号等各中字符都不允许重叠下面是不符合规范的例子 4. 元器件的位号要显示在该元件的附近位置，不应引起歧义。 5. 芯片的型号和管脚标注，精密电阻、大功率电阻、极性电容、高耐压电容、共模电感、变压器、晶振，保险丝等有特殊要求的器件参数要显示出来，LED应标示型号或颜色。 6. 有确定含义的低电平有效信号采用*或者_N（引入逻辑的需要用_N）后缀结尾。“有确定含义”包括但不限于如下信号：片选，读写，控制，使能。 7. 所有的时钟网络要有网络标号，以CLK 字符结尾，以便于SI分析、PCB布线和检查；非时钟信号禁止以CLK等时钟信号命名后缀结尾。时钟信号命名应尽量体现出时钟频率信息。 为了方便信号完整性分析和布线约束制定，并保证不引起歧义，时钟信号必须以规定的CLK后缀结束。其他信号，例如时钟使能信号等，一律禁止以该信号命名后缀结束。时钟信号命名还应体现出时钟频率。根据绘图者的习惯，可以体现出时钟的流向、用途、来源等信息。 例如：FPGA1_8K_CLK，FPGA2_33M_CLK，OIB0_52CHIP_TCLK都是符合规范的命名。 串联端接时钟网络的命名参见串联端接网络的绘制和命名 8. 在PCB布线时有特殊要求的网络要定义网络名，推荐在原理图上注明要求。 9. 采用串联端接的信号（包括时钟），串阻在原理图上应就近放置于驱动器的输出端。串阻和驱动器之间不放置网络标号，串阻后的网络进行命名（时钟信号必须命名并满足时 钟信号的命名规范）。 对于源端端接网络，正确的画法应该是将串阻直接画在驱动器件的输出端，串阻和驱动器件之间的网络可以不进行命名，串阻之后的网络进行命名。如下图所示为一个正确的范例。 如果将串阻放在接收端，或者在串阻之前的信号进行命名，串阻之后的信号不进行命名，都会使得布线的分析和检查困难，甚至会造成串阻被放置在接收端而未被查出的结果，导致信号完整性较差。如下图是不正确的范例。 10 提供各单点网络列表和未连接管脚列表，并一一确认 关于单节点网络和浮空管脚的检查 可以通过Cadence附带的原理图规则检查工具Rules Checker对原理图进行规则检查。我们最常用的是单节点（Single_node_net）和浮空管脚（Unconnected_instance）检查。 启动Rules Checker的方法是选择Allegro Project Manager的菜单Tools – Rules Checker。在Logic Rules一项中选择net_name_checks.rle中的single_node_net和Property_checks.rle中的unconnected_instance选项（根据需要可以继续选择nets_shorted等选项），运行Rules Checker。 运行完成的结果可以通过读取文本文件的方式检查，也可以通过View Marker直接在原理图上定位确认。 在设计中出现单节点和浮空管脚是很正常的事情，例如单板静电泄放模块中有很多单节点。本条目要求的是对所有的单节点和未连接管脚进行确认，确保没有漏接网络或者遗留未处理的CMOS输入管脚、器件控制管脚。

—— 全新的SmartClockTM技术可满足日益增长的时钟监测和故障检测需求 致力于建立更智能、更互联世界的领先芯片、软件和解决方案供应商 Silicon Labs （亦称“芯科科技”）日前推出在其AEC-Q100合规的Si5332-AM时钟发生器系列中采用的SmartClockTM新技术，为业界广泛应用的基于硅的汽车时钟解决方案组合扩展了更多的功能。全新的SmartClockTM技术可主动监测参考时钟以检测潜在故障，并提供内置的时钟冗余功能。 Silicon Labs时钟产品总经理James Wilson表示：“汽车电子设计传统上依赖于石英晶体和振荡器，它们在整个使用寿命中容易发生故障。随着汽车应用对时钟的要求变得越来越复杂，所需的精密时钟数量也在不断增加。我们的SmartClockTM新技术为系统设计人员提供了新工具，可以主动监测系统时钟的运行状况和可靠性，提高每个设计的弹性和操作性。” 如果检测出故障情况，SmartClockTM会与外部的系统微控制器或系统安全管理器共享信息，它们会转而指示Si5332-AM切换到冗余的备份源，以确保系统继续安全运行。在仅需对单一时钟进行运行监测的应用中，新型的Si5118-AM SmartClockTM合成器可以在参考时钟源和端点之间运行。这些创新的功能有助于解决汽车网络、先进驾驶辅助系统、自动驾驶以及车载信息娱乐系统（IVI）/数字驾舱等应用的电子设计中日益复杂的时钟挑战。 目前可提供的新产品和功能如下： ● 在Si5332-AM 时钟发生器产品系列中，SmartClockTM运行状况监测、故障检测和本地参考备份是全新的可定制功能，可以利用Silicon Labs的ClockBuilder Pro配置软件启用这些功能 ● 新型独立式Si5118-AM SmartClockTM合成器 ● 新版本的12输出Si5332-AM时钟发生器 ● 新版本的10输出Si53350-AM缓冲器

MIPI （Mobile Industry Processor Interface）接口是MIPI联盟发起的为移动应用处理器制定的开放标准，下面有很多工作组，制定各种相关规范，其中最常用的就是CSI（Camera Serial Interface），用于camera到CPU之间的数据传输。 CSI又分为CSI-1，CSI-2和CSI-3，其中最常用的就是CSI-2。 CSI-2的物理层分为C-PHY和D-PHY，D-PHY针对MIPI CSI-2和DSI/DSI-2显示协议做了优化，可提供高性能、低功耗和低EMI，使其与移动设备中的复杂RF子系统兼容。 D-PHY v2.1最高支持4.5 Gbps /通道，并使用10条线（利用4条数据通道和一条时钟通道）支持数据通道扩展，使总数据速率达到18 Gbps。 MIPI C-PHY通过带宽受限的通道提供高吞吐量性能，可将显示器和摄像机连接到应用处理器。C-PHY通过使用在三线通道上实现〜2.28位/符号的三相符号编码，在两线通道上偏离传统的差分信令技术来实现这一点。每个通道都包含一个嵌入式时钟。C-PHY v1.2支持高达3.5 Gsps / lane，相当于8 Gbps / lane，并且可以在三个通道上实现24 Gbps的峰值带宽。 在实际应用中，D-PHY应用较多，下面列出其重要参数： 色深（Color Depth）：定义一个像素点所需的bits（bpp bits-per-pixel），或者定义一个color component 所需的bits （bpc bits-per-component）。 像素时钟：每帧像素传输所用频率（the time base in MHz at which individual pixels are transmitter） 带宽：the capacity of required in Mbps of a given system to pass a specific frequency 数据率：the data flow throughtput in bits per second of transport layer bit clock：因为D-PHY信号是Double data rate，其bit clock是数据率/lane的1/2。 像素时钟 = 水平像素数 * 垂直像素数 * 刷新率 （像素数包括消隐数据） 带宽/数据率 = 像素时钟 * 色深 数据率/lane = 数据率/lane number bit clock = 数据率/lane/2 以1902*1080p @ 60hz， raw10，2 lane为例： 像素时钟 = 2200 * 1125 * 60 = 148.5MHz 带宽/数据率 = 148.5 * 10 = 1.485Gbps lane rate = 1.1485/2 = 742.5Mbps bit clock = 742.5/2 = 371.25MHz