标签: 最小系统

MAX II是内置Flash的CPLD, 可以用3.3V直接给VCCINT, VCCIOx 供电。     对内部Flash的烧写通过JTAG口，只需要TMS, TCK, TDO, TDI四条引线。TMS和TDI带有内部弱上拉，TCK带有内部弱下拉。不过Altera推荐在TCK上加外部1k的下拉电阻，在TMS加10k外部上拉电阻。    MAX II的DEV_OE和DEV_CLRn引脚功能是可选的，可以不管或者作I/O使用。     Cyclone II 需要至少两组电压：1.2V给VCCINT, VCCA_PLL, VCCD_PLL供电，另外1.5V~3.3V给各组VCCIO供电。     Cyclone II需要用串行配置芯片进行自动配置，最简化的设计是取消AS插座，只用JTAG来配置（包括烧写EPCS器件），如下图     同样地，JTAG需要四根信号线: TCK, TDO, TMS, TDI。在Altera的手册上说了，TCK带有内部弱下拉，TMS和TDI带有内部弱上拉，所以悬空也是能够工作的——不过手册上的连接图还是加了上拉电阻(到所在Bank的VCCIO)和下拉电阻。     和EPCS器件的连接需要四根信号线，直接连即可。注意EPCS器件是3.3V的，所以这一个Bank应该用3.3V的VCCIO     MSEL0 和 MSEL1 接地，对应于AS配置方式。     nCE接地。这是片选信号，否则整个FPGA被Disable.  在用AS口烧写EPCS时才会让nCE无效，所以那种板子上nCE通过电阻下拉。     nSTATUS, nCONFIG 和 CONF_DONE 三个端子都是通过10k电阻上拉到3.3V的。 (1) nCONFIG 是输入引脚，当它被拉低，FPGA立即失去配置，进入复位状态。当它恢复到高电平时，重新开始自动配置。 (2) nSTATUS 是双向引脚(开漏输出)，在复位过程结束后释放(可被拉高)，若配置过程中出错，也会输出低电平。在配置和初始化阶段，如果将nSTATUS拉低，芯片不配置…… (3) CONF_DONE 是双向引脚(开漏输出)，在配置完成之前保持低电平。只有当此引脚为高时，FPGA才会进行初始化。

          如果说，学过单片机，却连单片机最小系统都没有焊接过或者搭建过！甚至连电烙铁都没有摸过，那是个多么巨大的笑话呀？          但现实不幸的是，这样的笑话，一直重演在许多学电子，电气，通信，自动化,,,,,等专业的小伙伴身上！的确，大学的书极少有焊接最小系统这类的东西，那些传授硬邦邦无聊理论的老师们也没有教过，但这能成为阻碍你我追求梦想的理由么？           是教育制度的腐朽还是你我自己的无知？静心想想，这难道不应该去引起我们深层的思考吗？            当然，本人也不至于会搭个鸡窝，就以为自己就是建造师啦！跟各位牛逼的大神们比，还依然需脚踏实地，努力努力，再努力啊！！！       ---------------------------------------------------------------------------------------------------------------- 9.1 ）单片机最小系统原理图的组成   1 ）所谓的单片机最小系统也就是复位电路 + 晶振电路 + 一颗 51 单片机芯片                                               图1  单片机最小系统原理图 解析： 1，SW_PB为一个两两相连四脚按键， 2，C1为电解电容，正负极绝对不能接反，同时C1电容值为10-30uF范围都可以，但是容值越大，复位的时间越短。 3，C8，C9瓷片电容，无正负极，一般为15-33uF，X1为晶振，一般都使用11.0592MHz或者12MHz同时特别注意：焊接时，C8，C9电容离晶振越近越好，晶振离单片机越近越好，避免干扰！ 4，J2，J3，J4，J7为排针，RP1为一个103排阻，实际焊接的时候，RP1是焊接在J3和单片机之间的，同时RP1口有9个引脚，第一个引脚需要接VCC 5，第31引脚接VCC，因为当EA为高电平时，单片机复位后，从内部ROM的0000H开始执行，当接低电平时，复位后直接从外部ROM的0000H开始执行，这点必须引起注意！ 6，焊接中，全有GND，VCC都分别连接一起，同时必须注意焊接时的走线，这是非常重要的   2 ）焊接单片机所需要的元件                                             图2 焊接最小系统元件   特别提醒：如果第一次买元件，不知道价格，小心被老板宰喔！ 3 ）焊接单片机所需要的工具                                              图3  焊接需要的工具 工具都有：      电烙铁，尖嘴钳，支架，松香，焊锡膏，吸焊器（用于错焊，吸焊锡），焊锡，万用板（洞洞板），最好都要用万能表等等 个人觉得，一个学电子，电气等类的工科男，连电烙铁和万能表都没有的，多少有点不合格吧？个人也建议初学者买个30多块电烙铁练练手，那天熟练了，可以买个两三百的焊台，像本人就买了一个300块的焊台，用得时候，爽的很呀！万能表，也建议买个六七十块钱的足够了！至于万用板，建议千万别用双洞板！要不你会很痛苦的！这种痛苦，当初本人是深有体会的啊！ 说实话，DIY是很费钱的，但是DIY各种电子作品也是令人神往和入迷的！当一个作品出来的时候，那种满足感和自豪感，是别人无法去体会的！                                        图4 最小系统焊接成功实物图   下面总结几点有关于布局建议    1、 规划确定电源、地线的布局。电源贯穿电路的始终，合理的电源布局能让焊接             看上去很美观。建议电源和地线都走在万用板的边缘    2、要整体规划元件的放置，合理的元件放置能使焊接变得非常漂亮！           3、善于利用元器件的引脚。万用板的焊接需要大量的跨接、跳线等，不要着急剪                   断元器件多余的引脚，有时候直接跨接到周围待连接的元器件引脚上会非常美观。           4、善于设置跳线。特别提醒：多跳线焊接不仅可以简化连线，而且要美观     5、充分利用板上的空间。芯片座里面可以隐藏元件，既美观又能保护元件，图5就是一个很好的例子！                                                                                                              图5               当然，搭建最小系统还可以用面包板连接，如图6，当然，如果会画PCB，可以画画让工厂打板！不会不便宜喔！                                                    图6  面包板搭建最小系统               每一天都坚持的你都或许会痛并快乐着，但是我们都没有后退的理由，选择了前方 ，便风雨兼程！永远忠于自己的战斗！！！                                                                                                                                                                                                     于2014年03月19日晚  

由于字数限制，故关于ADC与最终原理图设计结果请见DSP最小系统设计(下) http://bbs.ednchina.com/BLOG_ARTICLE_3005440.HTM DSP 最小系统设计(上) 在工控中尤其是电力电子领域，对 C2000 的 DSP 使用是十分频繁的。在实际使用中，想方便，就买个现成的最小系统板。稳定，快速。但是缺点就是成本高。所以，这里我将和大家一步一步的讲解如何设计 DSP 的最小系统，重点是授人以渔。教会如何从 TI 官方的数据手册里找到需要的信息。并由此进行电路设计。由于是原创，所以计划在下班的时间进行写作。所以可能速度比较慢，希望大家能拍砖。也是我尽己所能倾己所知的动力。  1. 总览篇 由于 piccolo 系列产品众多，我就选择中端的 28035 作为本次的设计样片。其他的是多了些简单外设，接法大同小异。首先需要了解我们要用到哪些外设，这个就得先考虑我们所针对的应用场合： l    要闭环控制不？要，那就需要采样 ADC ； l    要闭环的话就得控制开关器件吧？要，那就得用到 PWM 口吧； l    要做硬保护？这个可以有，如果做硬保护，那就要用到 IO 口，用于故障信号输入与指示，如果不做硬保护，好吧。那就用 IO 接个 LED 作故障指示吧。 l    要通信吧？要，那就要关注下 SCI,SPI,CAN,LIN 以及其他通信方式； l    要外部存储吧？要，那就要用到 IIC,IIS ； l    要用外部晶振吗？如果不用就要对晶振入口作相应处理。如果用，好吧，那要考虑是用有源的还是无源的 …… l    要烧写调试吧？要，那就要配置 JTAG 。 l    等等，还有一些自己需要配置的。在此得先作个大概的考虑。然后再去 有针对性的 看 datasheet ，将会事半功倍。 请看图，数据手册第一页。看了之后想下自己需要哪些功能，我已将我需要的功能勾选，应用于一般电力电子变换拓扑。 再找到数据手册的对应芯片的引脚图，对引脚及其功能复用有大致了解。结合引脚介绍对需要功能与引脚有更深层次的认识 2. 进阶之引脚通览篇   在引脚信号描述前有这么一段文字，我已把关键字句标出，我们得出以下结论； l   复位时，系统默认 GPIO 口使能，有 GPIO 的复用引脚是失效的，如 PWM 引脚； l   所有的 GPIO 口都有若上拉，所以在实际设计时，即便是引脚悬空也不要紧的。 l   AIO-- 模拟 IO 口是没有内部上拉的，这也就是意味着不用的 AIO 要加上拉或下拉电阻拉为确定电平； l   然后 NOTE 中的供电的说明若用内部 VREG 提供 1.8V 的 IO 口电源，那么那些 IO 口将可能不稳，所以如果用片上电压调整器提供 1.8V ，关键敏感信号避免用这些 IO 口，然后若用外部 1.8V 电源时需注意上电时序，先加 1.8V ； l   由此得出如下结论：需重点关注 GPIO 口、 AIO 、的未使用配置情况，还需关注供电的问题，这将在后续讨论；     JTAG 篇 从此可看出 JTAG 设计有一下要求，首先就是 TRST 引脚需要 2.2K 的下拉保护。 JTAG 如下图 具体配置如下图 其中两个 EMU0,1 需量电阻上拉到 VDDIO ，另 TRST 需下拉保护。 4. 时钟 由此可得出若用有源晶振需用 XCLKIN ，若用无源晶振则用 X1 ， X2 ，在使用中选定了一种晶振方式，就需在系统配置的时候将另一种晶振方式的通道在寄存器配置中禁用。重点均如图中标示。在此不一一赘述。本文选用无源晶振，且用不到 XCLKOUT ，故需注意，该引脚不用时需直接接 DGND 而不经下拉电阻！ 5. 复位引脚 芯片自带了上电复位、欠压复位、看门狗复位等方式，该引脚乃是有内部若上拉的 OD 门，本设计中将使用 TPS70151 为芯片供电，并用其 XRS 引脚保障 2803X 的上电时序，作为第二重保障。