原创 MAX II, Cyclone II 的最小系统连接

 2014-9-8 23:43  1715 20 20 分类: FPGA/CPLD

MAX II是内置Flash的CPLD, 可以用3.3V直接给VCCINT, VCCIOx 供电。

对内部Flash的烧写通过JTAG口，只需要TMS, TCK, TDO, TDI四条引线。TMS和TDI带有内部弱上拉，TCK带有内部弱下拉。不过Altera推荐在TCK上加外部1k的下拉电阻，在TMS加10k外部上拉电阻。

MAX II的DEV_OE和DEV_CLRn引脚功能是可选的，可以不管或者作I/O使用。

Cyclone II 需要至少两组电压：1.2V给VCCINT, VCCA_PLL, VCCD_PLL供电，另外1.5V~3.3V给各组VCCIO供电。

Cyclone II需要用串行配置芯片进行自动配置，最简化的设计是取消AS插座，只用JTAG来配置（包括烧写EPCS器件），如下图

同样地，JTAG需要四根信号线: TCK, TDO, TMS, TDI。在Altera的手册上说了，TCK带有内部弱下拉，TMS和TDI带有内部弱上拉，所以悬空也是能够工作的——不过手册上的连接图还是加了上拉电阻(到所在Bank的VCCIO)和下拉电阻。

和EPCS器件的连接需要四根信号线，直接连即可。注意EPCS器件是3.3V的，所以这一个Bank应该用3.3V的VCCIO

MSEL0 和 MSEL1 接地，对应于AS配置方式。

nCE接地。这是片选信号，否则整个FPGA被Disable. 在用AS口烧写EPCS时才会让nCE无效，所以那种板子上nCE通过电阻下拉。

nSTATUS, nCONFIG 和 CONF_DONE 三个端子都是通过10k电阻上拉到3.3V的。

(1) nCONFIG 是输入引脚，当它被拉低，FPGA立即失去配置，进入复位状态。当它恢复到高电平时，重新开始自动配置。

(2) nSTATUS 是双向引脚(开漏输出)，在复位过程结束后释放(可被拉高)，若配置过程中出错，也会输出低电平。在配置和初始化阶段，如果将nSTATUS拉低，芯片不配置……

(3) CONF_DONE 是双向引脚(开漏输出)，在配置完成之前保持低电平。只有当此引脚为高时，FPGA才会进行初始化。

fpga 最小系统

文章评论（0条评论）

登录后参与讨论

我要评论

 0