标签: fpga

作者：Hello，Panda 3. 使用在线调试器（ ILA ） Lattice 系列工具使用在线调试器的方法比 Xilinx 要复杂，和 Altera 的类似，但还是要稍微复杂一些。本例在上一个产生 50Hz 方波的工程基础上进行说明。 3.1 添加 Logic Analyzer 核 首先，需要将工程布局布线通过生成网表。 Step1 ：点击 Reveal Inserter 按钮或点击快捷按钮，选择 Add Logic Analyzer 。 图 1 选择逻辑分析仪 Step2 ：添加采样时钟、采样深度、待观测信号等。如下图所示，将左边的时钟信号拖到 sample clock 位置，将需要观测的信号拖到 Trace 下的空白处。配置采样深度为 1024 和实现的资源为 EBR 。 图 2 配置 Trace Signal Step3 ：配置触发信号、触发条件等 如下图所示，将触发信号添加到 Tigger Unit 单元下并设置触发条件，然后进行“规则检查”，规则检查无误后点击“添加到工程”按钮并保持工程。 图 3 配置触发信号、触发条件等界面 Step3 ：生成新的 bit 文件。 Step4 ：将新生成的 bit 文件下载到 FPGA 。 1.2 在线调试 将包含 Logic Analyzer 的 bit 文件下载到 FPGA 以后，选择 Reveal Analyzer/Controller 或者点击快捷按钮，按下图红框处所列找到 USB Port 和 Debug Device ，点击 OK 确认。 图 4 启用 Analyzer/Controller 如下图所示，点击运行按钮，点击“ run ”运行按钮，等待触发完成即可看到如图所示的波形，可以根据自己的需要鼠标右击波形根据选项调整波形的显示格式属性。 图 5 触发显示波形 欢迎大家扫描下面的二维码加入QQ讨论群或微信公众号共同讨论，共同进步。

华大半导体|HDSC ---------------------------------------------------------------------------- 企业介绍 华大半导体有限公司（简称华大半导体）是中国电子信息产业集团有限公司（CEC）整合旗下集成电路企业而组建的专业子集团。 华大半导体有限公司成立于2014年05月08日，于中国(上海)自由贸易试验区成立，法定代表人为董浩然。主要经营范围包括集成电路产品的研究、开发和销售，电子元器件、微电子器件及其电子产品的开发以及软件信息系统、计算机软硬件、计算机应用系统、电子设备与系统的技术开发等，华大半导体有限公司有16家子公司，3家上市公司，对外投资18家公司，具有2处分支机构。 发展历程 2014年5月8日 华大半导体在上海成立 2015年5月8日 中国电子将持有上海贝岭 26.45%股权无偿划转予华大半导体 2015年7月21日 华大半导体组织华大电子与中芯国际高层技术研讨会，全面深化55nm工艺平台等的技术合作。 2016年2月 重大项目进展：华大半导体RFID事业部先后向深圳、无锡、新疆等部分地区提供自主知识产权的“汽车电子标识”标签产品。 2016年5月12日 华大半导体RFID事业部内置国密安全算法的标签芯片CIT83128在国酒茅台正式上线使用，为国酒茅台的防伪溯源提供安全保障，树立业界RFID酒类安全防伪第一品牌。 2016年10月 重大项目进展：成功将电子标签芯片应用于资质、证书的防伪，形成了百万以上的规模应用。 2017年9月28日 中国电子第二总部（华大半导体）大楼项目顺利封顶，比原计划提前两个月完工。 2017年12月12日 华大半导体与上海市临港管委会、临港集团签署了特色工艺生产线等重大投资项目的三方合作协议。被上海市政府列为引领性强、带动性大、成长性好的重大产业项目。 2017年12月 截止2017年底，华大半导体超低功耗MCU芯片 HC16LC系列，累计销售达970多万颗，在智能表具领域市占率超过20%。 2017年12月28日 2017年12月28日，工业和信息化部标准工作推进会在北京举行。华大半导体有限公司联合联盟中二十多家产业上下游单位制定《可信平台控制模块TPCM规范》 ，该规范入选工业和信息化部2017年团体标准应用示范项目。 2018年5月26日 2018年5月26日， “电动汽车电驱动系统全产业链技术创新战略联盟”2018年度会议在上海召开。会议上，华大半导体有限公司获批准加入电动汽车电驱动系统全产业链技术创新战略联盟。 2018年8月17日 积塔半导体有限公司特色工艺生产线项目在上海临港地区正式开工，标志着投资上百亿的特色工艺生产线建设项目的序幕已经拉开。 2018年9月20日 华大电子联手中天微， 共筑完全自主可控金融“芯”长城。 2018年10月17日 华大半导体MCU事业部成为中国RISC-V产业联盟第一届理事单位。 2018年10月30日 华大半导体宣布上海积塔半导体吸收合并上海先进半导体。 2018年12月15日 MCU 事业部首颗40nm 工艺高性能工业控制HC32F460 实现量产，达到国际同类产品的最高水平。 2018年12月20日 安全芯片在金融领域再创新高 金融IC卡实现出货1.7亿只，取得国内第一名；全面进入国有6大行和全国股份制银行。 2019年 总部启用，积塔入驻。 旗下公司 华大半导体有限公司北京分公司 华大半导体有限公司苏州分公司 华大半导体（成都）有限公司 华聚芯成（成都）股份投资中心 中电化学物半导体有限公司 上海安路信息科技有限公司 南京微盟电子有限公司 上海积塔半导体有限公司 上海先进半导体制造有限公司（曾用名：上海飞利浦半导体公司） 上海贝岭股份有限公司（下有8家公司） 飞程半导体有限公司 全芯制造技术有限公司 等等…… 主营产品 高性能模拟（ADC/DAC） 安全与智能卡解决方案 华大半导体旗下华大电子是中国安全芯片技术全面、应用领域广泛、综合实力强的集成电路设计公司。产品线囊括各类智能卡和嵌入式安全芯片，广泛应用于高端证照、社会保障、电信、金融支付、移动支付、公共交通、加油卡、居民健康、网络认证、身份识别、门禁与电子票务等。公司业务遍及国内并远销海外。华大电子是国内安全芯片应用先行者，参与多项行业标准的制定，芯片年出货量超过15亿颗。 接触式芯片 非接触式芯片 双界面IC卡芯 多接口芯片 电源芯片 华大半导体下属企业上海贝岭的电源管理产品涵盖DC/DC，LDO，电压检测，充电管理，负载开关，继电器驱动、LED驱动等产品系列，可以为客户配套完整的电源管理方案。 功率器件及驱动 华大半导体围绕高端工控和汽车电子等领域，解决核心功率器件芯片国产化和应用问题，形成电源和驱动的分立器件整体解决方案。研发和产业化下一代功率半导体技术SiC芯片，并达到国际先进水平，目标成为全球领先的半导体功率器件及隔离驱动供应商。 MCU MCU 是英文Microcontroller Unit 的简称，中文是微控制器，MCU一般分为8位，16位和32位的处理器，广泛运用在工业控制，医疗设备，远程控制，办公设备和家用电器，玩具和嵌入式系统中。它通过独立的处理器，内存和I/O器件，可以减小系统的尺寸，降低设备的成本。 小到智能硬件，可穿戴产品的方案芯片，大到智能制造2025的工业控制芯片，MCU始终占据着核心的芯片地位，既能作为简单应用的核心控制芯片，又能扮演好庞大系统的神经末梢，通过工艺制程和研发技术的不断优化，将系统的尺寸，功耗，成本各方面做到极致，为系统级的产品提供丰富和稳定的控制功能，成为链接“好想法”与“好产品”中重要的组成部分。 特定应用产品 EEPROM存储 华大半导体下属企业上海贝岭的非挥发存储器串口IIC类24C系列产品，容量从2K--2M，以及各类封装形式，包括SOP、TSSOP、DIP、UDFN、WLCSP、TSOT。 烟 雾检测芯片 华大半导体下属企业上海贝岭的光电型烟雾检测电路具有功耗低，性能稳定、调试简单的特点，广泛应用于独立式烟雾报警器。 FPGA 华大半导体旗下安路科技提供高性价比的可编程逻辑器件（FPGA）、可编程系统级芯片（SOC）、定制化嵌入式eFPGA IP、及相关软件设计工具和创新系统解决方案。目前量产和在研产品分为三个系列：高端PHOENIX（凤凰）、中端EAGLE（猎鹰）、低端ELF（精灵）。产品在核心架构、软件算法和系统集成等方面拥有多项技术专利。自主开发的全流程TD软件系统和硬件芯片完美地结合在一起，提供了用户从前端综合到位流生成的完全开发平台。 G M T Y 检测语言世界语中文简体中文繁体丹麦语乌克兰语乌兹别克语乌尔都语亚美尼亚语伊博语俄语保加利亚语信德语修纳语僧伽罗语克罗地亚语冰岛语加利西亚语加泰罗尼亚语匈牙利语南非祖鲁语卡纳达语卢森堡语印地语印尼巽他语印尼爪哇语印尼语古吉拉特语吉尔吉斯语哈萨克语土耳其语塔吉克语塞尔维亚语塞索托语夏威夷语威尔士语孟加拉语宿务语尼泊尔语巴斯克语布尔语(南非荷兰语)希伯来语希腊语库尔德语弗里西语德语意大利语意第绪语拉丁语拉脱维亚语挪威语捷克语斯洛伐克语斯洛文尼亚语斯瓦希里语旁遮普语日语普什图语格鲁吉亚语毛利语法语波兰语波斯尼亚语波斯语泰卢固语泰米尔语泰语海地克里奥尔语爱尔兰语爱沙尼亚语瑞典语白俄罗斯语科萨科西嘉语立陶宛语索马里语约鲁巴语缅甸语罗马尼亚语老挝语芬兰语苏格兰盖尔语苗语英语荷兰语菲律宾语萨摩亚语葡萄牙语蒙古语西班牙语豪萨语越南语阿塞拜疆语阿姆哈拉语阿尔巴尼亚语阿拉伯语韩语马其顿语马尔加什语马拉地语马拉雅拉姆语马来语马耳他语高棉语齐切瓦语 世界语中文简体中文繁体丹麦语乌克兰语乌兹别克语乌尔都语亚美尼亚语伊博语俄语保加利亚语信德语修纳语僧伽罗语克罗地亚语冰岛语加利西亚语加泰罗尼亚语匈牙利语南非祖鲁语卡纳达语卢森堡语印地语印尼巽他语印尼爪哇语印尼语古吉拉特语吉尔吉斯语哈萨克语土耳其语塔吉克语塞尔维亚语塞索托语夏威夷语威尔士语孟加拉语宿务语尼泊尔语巴斯克语布尔语(南非荷兰语)希伯来语希腊语库尔德语弗里西语德语意大利语意第绪语拉丁语拉脱维亚语挪威语捷克语斯洛伐克语斯洛文尼亚语斯瓦希里语旁遮普语日语普什图语格鲁吉亚语毛利语法语波兰语波斯尼亚语波斯语泰卢固语泰米尔语泰语海地克里奥尔语爱尔兰语爱沙尼亚语瑞典语白俄罗斯语科萨科西嘉语立陶宛语索马里语约鲁巴语缅甸语罗马尼亚语老挝语芬兰语苏格兰盖尔语苗语英语荷兰语菲律宾语萨摩亚语葡萄牙语蒙古语西班牙语豪萨语越南语阿塞拜疆语阿姆哈拉语阿尔巴尼亚语阿拉伯语韩语马其顿语马尔加什语马拉地语马拉雅拉姆语马来语马耳他语高棉语齐切瓦语 文本转语音功能仅限200个字符 选项 : 历史 : 反馈 : Donate 关闭

上次参加面板版社区评测的活动，获得了一本 《RT_Thread内核实现与应用开发实战指南》 ，看完了这本书之后，因为我手上有fpga的开发板一直就想把rt_thread移植到fpga中。看了RT-Theread源码BSP文件夹中nios的readme_cn.txt的介绍尝试了之后编译不通过，总是提示缺少各种头文件。我手上的fpga开发板是 小梅哥 的AC620，正好在网上找到了小梅哥的文章进行学习参考尝试 http://www.elecfans.com/d/593679.html ，也是编译不过去。期间又在rt-thread nano学习群里请教了" rt_thread小师弟 "，他建议我在编译时提示缺什么文件就添加什么文件，最终我调试成功了。 1.根据小梅哥的文章先把fpga工程和硬件平台搭建好，并创建好nios ii eclipse工程。小梅哥写的很详细了，我就不在这里啰嗦了。 2.我先创建好rt_thread文件夹，并在文件夹里把RT_THREAD的bsp文件夹中nios文件全部拷入，include文件夹、libcpu文件夹、src文件夹和文件内容。然后整个rt-thread文件夹拖入工程中。如图 不用按照readme.txt文件中介绍的添加那一点文件 ，后面编译时还会报错添加好几个文件，不如现在一次把能添加进去的都添加进去。 根据小梅哥的提示把application文件从bsp中拖出到工程根目录中。在 设置中添加头文件搜索路径，选中工程，鼠标右击选择Properties选项，在弹出的对话框中选中Nios II Application Paths选项，添加include和bsp文件夹道头文件路径中，然后确认关闭。 如图 此时选中的路径是工程文件夹下include 和bsp路径。这一点我试了好久。 3.然后开始编译工程，当提示缺少什么文件时就从rt-thread源码文件中找相应的文件添加到工程文件夹中。我么在搭建硬件平台时我 么给各个接口取得名字还会和软件本身定义有出入对应不上，这里也会报错，我们要在system.h代码中找到自己定义的接口名称复制下来，把报错找不到的接口名称修改。 4.最后编译出错的地方是startup.c中一个地址定义 “_alt_partition_sdram_load_addr”，没有找到好的办法我就把这个功能屏蔽了，如图 最终编译通过下载到AC620 FPGA开发板中led灯正常闪烁 。

前面生成了test工程，用于测试DDR3。在实际下载测试前，还需要修改一下exapmle_top.ucf约束文件。以下记录了修改的要点： 一、修改文件exapmle_top.ucf的第23行，修改VCCAUX的供电电压，从2.5V修改为3.3V，如下： 二、修改文件exapmle_top.ucf的第58行，输入晶振的周期修改为20nS。电路板上设计为单端晶振，3.3V供电，频率为50M。 三、修改文件exapmle_top.ucf的第74、75行，处理两个关键信号error和calib_done所在BANK的供电电压，修改为3.3V。另外，这两个信号实际连接到了W20和W22引脚上，也需要根据硬件电路板对应修改一下，如上面76、77行。 四、修改主文件exapmle_top.v的148行时钟相关部分。这部分内容比较复杂，需要熟悉ug388的时钟及PLL部分，帖图如下 ： 上图中左侧是差分时钟输入的，先经过一个IBUFGDS原语缓冲，再接到PLL输入端。实际硬件电路板为单端时钟，不是差分时钟，这部分可以省略。PLL输出有三路，分别为CLKOUT0、CLKOUT1和CLKOUT2，前两个时钟经过BUFPLL_MCB后，生成2倍速的sysclk_2x和sysclk_2x_180，这是MCB工作的两个主要时钟。假定DDR3时钟频率为312.5M，2倍速为312.5M*2=625M。 具体修改如下 ： 上图中的汉字注释部分，对于MCB用到的几个时钟已经说明的很清楚了，右下部分是出自于ug388中的第39面。 经过以上修改， 工程test已经和实际硬件电路板对应起来了，程序可以实际下载到电路板上运行了。 test工程的具体代码分析，见后面的文章。 良子USB，20200215 专注USB3.0、FPGA、PCIE、定制UVC摄像头 QQ:392425239

一、前面通过MIG生成了DDR3的IP核，同时生成了一个用于测试的工程test 。只不过这个test工程比较晦涩，并不是所见即所得，还得经过一些隐秘的步骤，才能呈现出来。前面生成IP核后，在ddr3文件夹内生成了1个mig_39目录，以及一些文件，如下图：其中有个mig_30_readme文本文件，需要看一下。 二、打开目录mig_39，里面含有3个目录，如下： 1、docs目录，里面含有两个DDR3开发的文档UG416和UG388。这两个文档需要仔细看，所有SPARTAN6与DDR3相关的内容都在这两个文档里。需要至少看十篇。 2、example_design目录，MIG提供的测试例程test，或者叫traffic generator。这里主要就是实际测试这个test工程。 3、user_design，这个目录是用户需要集成到自己的项目中的。 三、开始创建test工程。打开如下的目录，里面根本没有test工程的影子。先找到两个批处理文件，如下 ，直接双击不行，需要在命令行下进行， 四、打开ISE14.7自带的64位命令行程序，如下： 五、输入如下DOS指令，定位在前面的目录C:\ddr3\mig_39\example_design\par下，再运行create_ise.bat文件， 六、经过一段时间，test工程成功建立。如下， 七、回头再看C:\ddr3\mig_39\example_design\par目录，test工程已经出现了，如下 ： 八、直接双击打开这个test工程，如下： 如上的test工程可以正常编绎成功。 1、上图中左侧的文件管理窗口，已经包含了.ucf约束文件，待会会进一步修改这个文件，以便和我的硬件开发板对应； 2、接下来会用CHIPSCOPE软件与实际电路板连接，观测实际的波形； 九、打开.ucf约束文件，修改了LED引脚以及时钟相关部分，再重新编绎工程，成功后连接电路板。 （具体修改部分见下一篇文章。） 十、连接成功后，直接点Trigger运行，成功如下： 十一、这里重点关注DDR3初始化是否成功的信号c3_calib_done。DDR3初始化成功，c3_calib_done信号为高；DDR3初始化失败，c3_calib_done信号为低。打开Trigger setup窗口，设置c3_calib_done为0，看初始化是否失败？程序运行后，没有触发到任何波形，说明DDR3初始化成功。 十二、进一步放大c3_p0_wr_data信号，如下，可以看到数据非常有规律，说明成功。 至此，DDR3已经正常运行了。后面，会对这个test工程详细分析。 良子USB，20200215 专注USB3.0、FPGA、PCIE、定制UVC摄像头 QQ:392425239