tag 标签: fpga

相关博文
  • 2025-5-30 13:20
    326 次阅读|
    0 个评论
    【拆解】一款戴尔台式电脑主机,体积小巧
    整机规格为293mm(深)× 92.6mm(宽) x290mm(高),整机容量7.8L。 前面板上方分布着按键和接口,包含了光驱接口、电源按钮、五合一介质卡读卡器插槽、组合音频插孔以及2个USB 3.0端口。 左侧的 INTEL 贴纸标明着这台主机采用了 Coffee Lake 架构的八代酷睿i3处理器。 前面板的中部则是Dell的银色横纹,配以刻入的 Dell 标志,最下方为菱格型设计的通风口,整体内凹,原理不明,但质感还是不错,红色的内纹理算是亮点。 Dell 的侧面同样是菱格型的通风口设计,其它部分就是金属板材了。 Dell 的背面,这个部分主要是I/O接口面板,可以看到接口的纵向分布还是较为均匀。 放大来看,由上之下分别是线路输入/输出端口/麦克风接口、VGA接口、HDMI端口、4个USB 2.0端口、千兆位以太网端口。 下方则是电源接口和电源指示灯。 要将背面同右侧面金属板的固定螺丝卸下,即可取下开箱。 开箱之后的状态如下图所示,整体看来着实非常紧凑。 电源规格方面为200W,电源功率:200–240V 交流电,50–60Hz。 可编程逻辑器件(CPLD/FPGA),用于集显的。 拆下查看之后,可以认出为镁光 8GB DDR4 2666MHz的内存条,中规中矩。 Dell 的硬盘被放置在银色的硬盘盒中,通过堆叠的方式节省了机箱内部空间。 Dell 所使用的硬盘是希捷的3.5英寸1TB机械硬盘,中规中矩,由于没有搭载额外的固态硬盘,所以这个机械硬盘也是系统所在。 Dell 的前面板也可以拆下,依靠两个卡扣,即可取下。 取下之后,可以看到光驱部分是一个铁皮,并没有配备光驱稍显可惜,毕竟光驱在商用领域还是比较关键的,展示下Dell 0的接口组件。 SATA 接口方面,除了已经使用的SATA0,还剩下SATA2、SATA3两个接口,但 Dell 仅有一个硬盘位,最大支持2TB(7200转)。 因为没有额外的机箱风扇,Dell 的 CPU 散热器还承担整机的散热。 Dell 预留了一个M.2接口,不出意外是 SATA 规格,支持扩展到512GB。 REALTEK 8111H 以太网收发器芯片。 NIKOS PKC1688 ,MOS场效电晶体,NIKO-SEM(尼克森)。 CPU 周围依然是有大量的NIKO-SEM(尼克森)的MOS场效电晶体。 NCP81220 电源管理芯片,来自ON的。 主板卡扣,电脑专用。 Winband 25Q256JVFQ华邦电子的闪存芯片。 左下角的SMSC SCH5553-NU(通信接口芯片)用于扩展主板功能的I/O芯片。 Dell 主要是面向商用,所以在硬件上尽可能的满足办公需求,虽然算不上中高端配置的,但在整机的搭配比较均衡,在一线品牌商用主机中的性价比上还是相当出色。 Dell 商用主机的亮点可以归结为:硬件满足需求且性价比十足,机箱体积轻巧不占工位,前置面板接口丰富,噪音小功耗低适合商务。
  • 2025-5-26 17:00
    189 次阅读|
    0 个评论
    NVMe高速传输之摆脱XDMA设计2
    NVMe IP放弃XDMA原因 选用XDMA做NVMe IP的关键传输模块,可以加速IP的设计,但是XDMA对于开发者来说,还是不方便,原因是它就象一个黑匣子,调试也非一番周折,尤其是后面PCIe4.0升级。 因此决定直接采用PCIe设计,虽然要费一番周折,但是目前看,还是值得的,uvm验证也更清晰。 PCIe 请求模块设计 请求模块的具体任务是将系统的请求转换成为axis接口形式的TLP或配置管理接口信号。这些请求主要包含初始化配置请求和门铃写请求。初始化配置请求由初始化模块发起,当配置请求的总线号为0时,请求通过Cfg_mgmt接口发送给PCIE集成块;当配置请求的总线号不为0时,请求以PCIe配置请求TLP的格式从axis_rq接口发送到PCIE集成块,然后由硬核驱动数据链路层和物理层通过PCIe接口发送给下游设备,下游设备的反馈通过axis_rc接口以Cpl或CplD的形式传回。门铃写请求由NVMe控制模块发起,请求以PCIe存储器写请求TLP的格式从axis_rq接口交由PCIE集成块发送。 由于发起请求的模块存在多个,并且在时间顺序上初始化模块先占用请求,NVMe控制模块后占用请求,不会出现请求的竞争,因此设置一条内部请求总线用于发起请求和接收响应,该请求总线也作为请求模块的上游接口。请求模块的请求总线接口说明如表1所示。无论是配置请求还是门铃写请求,请求的数据长度都只有一个双字,因此设置读写数据位宽均为32比特。 表1 请求总线接口 在接收到请求总线接口的请求事务后,当请求类型的值为0时,表示通过PCIE集成块的配置管理接口发送请求,由于请求接口的接口和时序与配置管理接口基本一致,因此此时直接将请求接口信号驱动到配置管理接口完成请求的发送,请求读数据和响应也通过选通器连接到配置管理接口。当请求类型值不为0时,则需要将请求转换为TLP以axis接口形式发送,这一过程通过请求状态机实现,请求状态机的状态转移图如图2所示。 图2 PCIe请求状态转移图 各状态说明如下: IDLE:空闲状态,复位后的初始状态。当请求写有效或请求读有效,且请求类型值不为0时,如果请求写有效跳转到WR_HEAD状态,如果请求读有效或读写同时有效跳转到RD_HEAD状态,否则保持IDLE状态。实际的上层设计中读写请求不会同时发生,这里的状态跳转条件增加了读优先设计,从而避免异常情况的出现。 WR_HEAD:请求写TLP头发送状态。该状态下根据请求类型、请求地址组装写请求的TLP报文头部,并将报文头部通过axis_rq接口发送。当axis_rq接口握手时跳转到WR_DATA状态。 WR_DATA:请求写TLP数据发送状态。该状态下将请求写的数据通过axis_rq接口发送,当axis_rq接口握手时跳转到DONE状态。 RD_HEAD:请求读TLP头发送状态。该状态下组装读请求TLP报头通过axis_rq接口发送,当接口握手时跳转到RD_DATA状态。 RD_DATA:请求读CplD接收状态。该状态下监测axis_rc接口信号,当出现数据传输有效时,启动握手并接受数据,然后跳转到DONE状态。 DONE:请求完成状态。该状态下使能req_ack请求响应信号,如果是读请求同时将RD_DATA状态下接收的数据发送到req_rdata请求读数据接口。一个时钟周期后回到IDLE状态。
  • 2025-5-26 16:51
    238 次阅读|
    0 个评论
    NVMe高速传输之摆脱XDMA设计1
    NVMe IP放弃XDMA原因 选用XDMA做NVMe IP的关键传输模块,可以加速IP的设计,但是XDMA对于开发者来说,还是不方便,原因是它就象一个黑匣子,调试也非一番周折,尤其是后面PCIe4.0升级。 因此决定直接采用PCIe设计,虽然要费一番周折,但是目前看,还是值得的,uvm验证也更清晰。 对相关视频demo感兴趣者,请移步B站:搜用户名: 专注与守望 或链接:https://space.bilibili.com/585132944/upload/video PCIe 加速模块设计 PCIe 加速模块负责处理PCIe事务层,并将其与NVMe功能和AXI接口直接绑定。如图1所示,PCIe加速模块按照请求发起方分为请求模块和应答模块。请求模块负责将内部请求事务转换为配置管理接口信号或axis请求方请求接口信号(axis_rq),以及解析 axis 请求方完成接口信号(axis_rc);应答模块负责接收axis完成方请求接口信号(axis_cq),将请求内容转换为AXI4接口信号或其它内部信号 做进一步处理,同时将应答事务通过axis完成方完成接口axis_cc)发送给PCIE集成块. 图1 PCIe加速模块结构和连接关系图 PCIe 加速模块不仅承担了TLP与其它接口信号的转换功能,也是降低传输延迟增加吞吐量的核心部件。接下来分别对请求模块和应答模块的结构设计进行具体分析。
  • 热度 3
    2024-12-27 10:26
    522 次阅读|
    0 个评论
    发明阶段(20世纪80年代至90年代) 起源:当时ASIC设计成本高,周期长,流片失败率高,业界需要一种通用的半导体器件进行流片前测试和验证,可编程逻辑器件就此产生。 诞生:1980年,Xilinx公司成立。1985年,Ross Freeman制造了第一片PFGA芯片XC2064,采用4输入,1输出的LUT和FF结合的基本逻辑单元。 发展阶段(1992年至1999年) 容量提升:FPGA容量不断上涨,芯片面积逐渐增大,为架构穿心提供空间,复杂功能可以实现。 布线问题凸显:缩着芯片复杂度增加,片上资源的互连复杂性取代了逻辑结构的复杂性,成为需要优先解决问题。 设计工具兴起:出现了针对FPGA进行优化设计的自动综合,布局和布线的EDA工具,逐渐成为FPGA开发的主流方法。 累积阶段(21世纪至今) 向可编程片上系统转变:FPGA从单纯的可编程门阵列,逐步转变为拥有复杂功能的可编程片上系统,很多专用的逻辑单元被添加到FPGA器件中,如AI引擎,可变精度的DSP等针对AI应用开发的IP核也被固化到FPGA中。 工艺与性能提升:随着芯片制造工艺的不断进步,FPGA的集成度,性能和速度不断提高,功耗不断降低,门数量从最初的1200个可利用门发展到数百万门甚至更高。 应用领域拓展:FPGA在通信、数字信号处理、视频图像处理、高速接口设计、人工智能、IC设计等领域得到了广泛应用,并在云计算、航空航天,国防、汽车、电信等行业持续拓展。
相关资源
  • 所需E币: 5
    时间: 2025-5-23 13:08
    大小: 4.53MB
    上传者: htwdb
    本文基于近红外光谱分析技术,研制了高速、高精度的数据采集系统,同时基于项目组自主研发的近红外光谱仪,设计和开发了多功能、高性能的近红外微型光谱仪并实现了近红外光谱检测,论文的主要研究内容和成果综述如下:1.介绍了本课题的研究背景,分析了近红外光谱仪研究的意义,并在此基础上阐述了近年国内外微型光谱仪的类型以及发展现状。2.介绍了光谱仪及近红外光谱分析技术的基本原理,近红外光谱分析技术的具体步骤及其优势。3.搭建了探测系统的整体框架,通过采用FPGA+ARM的硬件架构,实现了数据协同处理一体化的集成设计理念。基于近红外微型光谱仪的应用与元器件价格的考量,选用了高云GW1N系列FPGA芯片,滨松公司C14384MA的CMOS光电探测器件,亚德诺公司LTC2368CMS的AD转换器件以及意法半导体STM32系列微处理器。逐步完成了C14384MA的驱动电路设计,并根据CMOS器件输出信号分析设计了LTC2368CMS驱动电路、设计了FPGA配置电路、FPGA时钟电路、微处理器的最小电路系统及其外部设备电路设计和FPGA系统的电源电路设计。4.基于GOWIN软件对FPGA进行开发设计,包括:驱动模块、模拟前端接口模块、数据存储和处理模块以及控制模块。利用Verilog语言编写源文件设计驱动脉冲时序,ModelSim(QuestaSim)等软件进行仿真,最后通过Synplifypro软件生成资源报告。5.将FPGA配置文件下载到FPGA芯片中进行板级验证,通过对大豆光谱的检测验证了光谱仪系统的功能性,实现了光谱仪的微型化。
  • 所需E币: 5
    时间: 2025-5-23 10:26
    大小: 2.07MB
    上传者: htwdb
    本文详细介绍了基于FPGA的两相式混合步进电机细分驱动器的设计和实现。具体的设计工作主要包括:1)细分驱动器的硬件系统设计;本设计选用Altera的EP2C8Q208C8N作为驱动控制系统的控制处理器,TI的DRV8432作为步进电机的功率放大器、AnalogDevices的AD7874作为系统的A/D采样转换器、精密的仪表运算放大器对采样电阻的电压信号进行放大并辅以其它辅助电路完成了方案的硬件实现。2)增量式PID调节算法的研究与实现;本文对增量式PID控制算法进行研究,并使用VHDL硬件描述语言对其进行了设计实现;并在调试过程中,根据细分驱动器系统的特性,对PID调节算法的参数进行了调整。3)人机交互模块的设计;本文在FPGA上实现串口通信模块,使得使用者可以通过计算机能够为外部系统设置细分驱动器的参数,获取驱动器的运行状态。4)完成了对步进电机的细分控制系统控制软件设计,并采用VHDL语言进行了实现。
  • 所需E币: 5
    时间: 2025-5-23 10:40
    大小: 3.3MB
    上传者: htwdb
    本文设计并实现了AES-RSA混合加解密算法,并结合ZYNQ-7000系列FPGA芯片设计了相关验证系统对混合加解密模块进行功能仿真和验证。首先,选取DES、AES、RSA三种不同类型的加解密算法,分别用C语言实现其加解密功能,再用Verilog语言重现AES、RSA两种算法的加解密模块,将设计完成的两个加解密模块导入Vivado仿真软件中,进行模块功能的仿真测试。基于已经设计并实现的AES、RSA加解密模块,编写AES-RSA顶层模块,通过定义控制信号和数据信号的传输将两个模块组合,设计出AES-RSA混合加解密模块。
  • 所需E币: 5
    时间: 2025-1-8 22:24
    大小: 48.15KB
    上传者: 木头1233
    基于FPGA的等精度频率计设计论文基于FPGA的等精度频率计设计论文
  • 所需E币: 5
    时间: 2025-1-9 09:46
    大小: 262.5KB
    上传者: 木头1233
    基于FPGA数字频率计毕业论文基于FPGA数字频率计毕业论文
  • 所需E币: 5
    时间: 2025-1-8 22:25
    大小: 3.78MB
    上传者: 木头1233
    基于FPGA的数字频率计的设计资料基于FPGA的数字频率计的设计资料
  • 所需E币: 5
    时间: 2025-1-9 09:47
    大小: 155.09KB
    上传者: 木头1233
    基于FPGA数字频率计的设计论文基于FPGA数字频率计的设计论文
  • 所需E币: 0
    时间: 2024-8-13 09:00
    大小: 1.96MB
    上传者: 乖乖兔爸爸
    真传一句话,假传万卷书;FPGA_入门,还要看FPGA_老鸟写的材料;
  • 所需E币: 0
    时间: 2024-6-20 15:01
    大小: 21.02MB
    FPGA新手适用的开发例程教程,很实用
  • 所需E币: 5
    时间: 2024-3-1 11:21
    大小: 3.8MB
    上传者: htwdb
    本文系统主要由三部分组成:数据采集、FPGA+ARM控制、上位机软件。数据采集部分包括电压电流信号调理电路、AD7606模数转换电路。数据处理模块基于ARM+FPGA双核心架构,通过FPGA控制,达到对电网三相电压、电流信号的同步采样,完成三相锁相环算法对频率进行同步跟踪,对电流信号的谐波分析采用深度为256的快速傅立叶变换,FPGA与ARM之间利用FSMC进行通信。在STM32上移植嵌入式实时操作系统FreeRTOS来进行任务调度,管理各种外设并进行数据计算和处理,通过串口通信将电能质量各项参数传输至数据分析软件。上位机软件是用C#语言在MicrosoftVisualStudio2013上完成,实现了电能质量指标和波形的显示。  最后使用信号发生器进行系统测试,利用代表性输入信号,测试系统的测量精度。测试结果表明本系统达到了电能质量分析的基本要求,具有应用价值。
  • 所需E币: 0
    时间: 2024-2-21 13:56
    大小: 2.58MB
    附开发指南+电路图集+例程源码
  • 所需E币: 0
    时间: 2023-12-14 10:27
    大小: 2.72MB
    上传者: xines广州星嵌
    OMAPL138+FPGA工业开发板TIARM9+C674xDSP中科亿海微国产FPGAEQ6HL45LL-2CSG324G,基于OMAPL138+国产FPGA的DSP+ARM+FPGA三核评估套件。
  • 所需E币: 0
    时间: 2023-10-11 13:13
    大小: 7.27MB
    上传者: zhusx123
    高云FPGA资料
  • 所需E币: 0
    时间: 2023-7-19 16:55
    大小: 10.33MB
    上传者: zhusx123
    fpga开发语言——verilog语言详细教程
  • 所需E币: 1
    时间: 2023-7-12 09:12
    大小: 951.99KB
    上传者: 张红川
    明德扬点拨FPGA课程学习指导.pdf
  • 所需E币: 1
    时间: 2023-7-12 09:11
    大小: 12.47MB
    上传者: 张红川
    FPGA至芯X教程v3.pdf
  • 所需E币: 2
    时间: 2023-6-21 15:47
    大小: 158.63MB
    上传者: 韩阔海
    深入浅出玩转FPGA第三版
  • 所需E币: 1
    时间: 2023-6-20 13:16
    大小: 150.58KB
    上传者: 张红川
    13下载FPGA引脚定义.docx
  • 所需E币: 2
    时间: 2023-6-16 11:05
    大小: 9.89MB
    上传者: Argent
    专为Zynq-7000系列FPGA设计的20W电源电路设计
  • 所需E币: 5
    时间: 2023-6-8 14:15
    大小: 16.87MB
    上传者: 二月半
    这本书给你实践的经验,是最佳的实用设计方法学