标签: 非易失性

　　赛灵思推出新的 Spartan-3AN FPGA 平台，进一步拓展其多平台战略。Spartan-3AN FPGA 平台是目前业界最先进的非易失性现场可编程门阵列 (FPGA) 解决方案。基于成熟的 90nm Spartan-3 系列产品的低成本 FPGA 架构，新平台在单芯片解决方案中融合了 SRAM 技术以及可靠的非易失性闪存技术的性能和功能优势。这一新平台提供了业界最大的用户闪存容量和增强的安全性，专门针对系统集成度高或安全性非常关键的非易失性应用而优化。与最强的竞争对手的产品相比，该平台提供的用户可用片上闪存容量提高了 1000 多倍，提供了无与伦比的系统灵活性以及远远超过竞争产品的性能。 　　灵活的低成本设计安全性   　　Spartan-3AN 平台提供的一系列器件安全性功能可以保护设计免受反向工程设计、克隆以及非授权重构等行为所带来的危害。基于赛灵思公司的 Device DNA 技术，为合法设计认证和保证灵活的设计级别安全性提供了低成本的有效机制。设计人员拥有完全的灵活性，可以定制认证以及认证失败响应方面的算法。利用其嵌入式闪存资源，Spartan-3AN 平台还可以将所有配置通信都隐藏在器件内部，使得破解 FPGA 中所包含的设计变得极为困难，从而进一步提高了设计的安全性。 　　“赛灵思面向领域优化的全新Spartan-3AN FPGA平台在成本和上市时间方面给我们带来了极大的优势。”瑞典领先的电视、广播以及数据信号发送和传输电子设备制造商A2B公司CEO Bo Lindquist先生说，“该系列全新的防克隆安全功能对保护我们下一代数字电视和有线电视产品的IP至关重要。 ” 　　Spartan-3AN 平台的先进闪存技术将 DeviceDNA 技术发展到了一个新的高度，提供了工厂预设的闪存ID和闪存用户字段。工厂预设闪存 ID 与 Device DNA 串行码极为相似，每片闪存器件的工厂预设 ID 都不同，64字节长的预设 ID 可以读取并添加到认证算法中。闪存用户字段是一次性可编程的 64 字节闪存字段，可用来存储认证结果。用户字段还可用于存储版本跟踪序列号或系统中永远不会改变的用户数据常数。 　　不妥协的非易失性FPGA 　　Spartan-3AN 平台采用先进的串行闪存技术为非易失性 FPGA 确立了新的标准，数据保持时间达20年，写入/擦除循环达 10 万次，是竞争产品的 1000 倍。片上多达 11Mb 的用户闪存资源可用于嵌入式和存储应用，避免了对外部存储器的需求，从而可降低设计成本和尺寸。此外，细粒度保护以及锁定和擦除功能为实时控制功能提供了支持。 　　Spartan-3AN 还是提供双模式功耗管理的首款 90nm 非易失性 FPGA。在待机模式(suspend mode) 下，功耗降低 40% 多，唤醒时间不到 100毫秒，同时支持时域上的系统级同步。在休眠模式 (hibernate mode) 下，静态功耗降低达 99%。 　　下一代配置管理 　　Spartan-3AN 平台提供灵活经济的方法来满足业界不断变化的对非易失性解决方案的需要。设计人员可利用具有不同功能组合的多种不同配置来管理单个器件设计。Spartan-3AN器件的容量使得设计人员能够在器件中存储多个配置，并动态选择不同的配置文件。 　　利用相同的硬件设计，采用多种配置还可以支持诊断结点、功能升级以及全面的产品差异化设计。为满足新的市场要求，协议、总线和接口数量等都可以动态改变。内建的多重引导功能支持几乎无限重配置，可降低总体系统成本并方便现场升级。 　　价格和供货情况 　　利用 ISE™ 9.1i 设计工具套件和 Spartan-3 系列产品专用 IP 库，客户立即可以开始设计采用 Spartan-3AN FPGA的系统。 XC3S200AN、XC3S700AN AN 和 XC3S1400AN 器件的工程样品现在即可提供，所有五种器件将于 2007 年 3 季度投入生产。2007 年末开始大批量生产，Spartan-3AN (4000多逻辑单元和195个I/O) 的销售单价为 $4.90*，从而将成为全球第一款提供 4Mbit 用户闪存的集成 FPGA 产品，价格不到 5 美元。

“改变未来”的重担就教到你的手上了！类人机器人的未来就全靠你了！——忆阻器。   忆阻器 最早是电子工程师蔡少棠在1971年发表的创新论文“忆阻器——缺失的电路元件”(IEEE电路理论学报)中提出的。这份广受同行评议的声明震惊了许多电子工程师，因为声明详细介绍了电路理论中如何有一条“缺失的链路”。蔡少棠表示，通过必要的理论计算，在电阻、电容和电感之外必定存在第4种无源电子元件。他的论点是元素周期表发明者——俄罗斯化学家门捷列夫的回忆录。门捷列夫声称通过数学模型计算可以发现在周期表中必定存在缺失的元素。两人的观点都是正确的。门捷列夫的缺失元素最终都被发现，而2006年惠普高级工程师Stan Williams在普通半导体材料中同样发现了蔡少棠所说的缺失的忆阻器。   蔡少棠把他的第4种无源电路元件称为忆阻器，因为它能通过改变内部内阻“记住”最近流过的电流大小，因此可以成为一种记忆型电阻。惠普的成果是 二氧化钛 ，但从那以后许多其它半导体制造商都争相披露他们也在研究忆阻性材料，并试图创建一种称为电阻性随机访问存储器(ReRAM)的通用存储器类型。因此，在蔡少棠断言忆阻器存在的大约40年后，这些材料最终将实现广泛的商用化，并用于实现非易失性、密度比闪存高、速度比DRAM快的通用存储器芯片。 图1：建造在CMOS芯片之上的HRL忆阻器交叉矩阵可以在每平方厘米面积上存储10Gbits。   有许多著名的半导体公司承诺推出忆阻性微芯片，有些声称最早2013年就可以推出，这些公司包括Adesto Technologies、Elpida、富士通、GlobalFoundries、惠普、海力士、IBM、Macronix、Nanya、NEC、松下、Rambus、SanDisk、三星、夏普、索尼、意法微电子、华邦、4DS以及像与台积电等代工伙伴合作的IMEC等多个研究实验室。 然而，你可能还没弄明白的是，在今后40年忆阻器可能更加流行，并作为基于人脑架构的 认知型电脑 新时代的基础。 由国防高级研究计划局(DARPA)计划牵头的神经形态自适应塑料可扩展电子系统( SyNAPSE )研究实验室正在引领认知电脑的新时代，这种认知电脑的功能将远超人工智能(AI)。项目参与方包括IBM、惠普、与波士顿大学合作的HRL实验室、哥伦比亚大学、康奈尔大学、斯坦福大学、加州大学美熹德分校和威斯康星大学麦迪逊分校。 蔡少棠早在1976年就在他的IEEE学报论文——忆阻性器件和系统中预测了忆阻器在人工神经网络中的应用。 他在论文中指出，针对神经元的神经系统科学标准模型——Hodgkin-Huxley模型在数学上与忆阻器完全一致 。今天这个观点已经被HRL实验室(以前的Hughes研究实验室)以及神经与新兴系统中心CNES)所证实，后者支持将忆阻器用作人工突触，并得到了DARPA的SyNAPSE计划的资金支持。 “我们的神经形态架构使用了丰富的可编程的类人脑连接。”HRL实验室SyNAPSE主任研究员Narayan Srinivasa表示。 “为了实现这种连接，我们将忆阻器阵列与神经形态架构分割开来，将交叉矩阵放在一个芯片上用于存储synaptic导体，后者再由独立的神经形态芯片加以驱动。” 在第一次试制过程中，HRL实验室的双芯片解决方案模拟了实际大脑的一个层。然而，神经学习的最有趣方面是使用多达6个层。为了模仿人脑皮层的所有6层，需要使用具有6个层的三维忆阻性阵列。 “目前我们专注于构建二维交叉矩阵，目的是最大程度地减小风险，尽可能提高成功的概率。”Srinivasa指出，“但最终我们想把阵列扩展到三维空间，用于模拟在人脑中发现的真正的突触结构。” 本文来自《电子工程专辑》2013年01月刊，版权所有，谢绝转载。   原文链接：http://www.eet-china.com/ART_8800680684_626963_NT_350d3b5e.HTM