标签: 治具

率先取得认证，抢占市场先机 在现今的数字时代里，小型装置上最常使用的连接器接口已逐渐以USB Type-C为大宗，而USB Type-C连接器的质量良窳与否，都考验着连接器制作厂商的制造能力。其中治具板的设计与制作更是连接器送认证过程中一个不可或缺的重要步骤。 然而放眼台面上的连接器制作厂商，同时具备验证能力及治具板制作能力者绝非多数，因此要如何抢先竞争对手一步完成产品开发？如何以最短速度取得相关认证？便成为抢占连接器市场先机的先决条件。 治具板制作有尾角，技术能力成认证门槛 就过往的经验显示，从传统产业起来的中/小型连接器制作厂商在送件取得认证的时候，在前期往往会在两个Dummy Board治具板制作上的两个重要环节上卡关：一个是 「前端的PCB layout的设计的能力」 ，PCB layout的设计能力与治具板的质量息息相关，倘若未按照协会的规范来进行设计，将会导致设计错误。至于另一个容易遭遇到瓶颈的则是 「后端PCB的生产问题」 ，这可能造成制作出来的治具板质量有缺陷，而无法拿来使用。 不论是哪一点，只要厂商使用这些原先就存在着问题的治具板来进行测试，就有可能会让测试数据不正确或是失真，最终不但拿不到认证，而也连带延误了连接器新品的上市契机。 百佳泰凭借着丰富的连接器测试经验能量与项目实绩，针对上述所提到的治具板制作问题，依照协会规范制作质量完善的Dummy Board来搭配进行下列的测试，以确认是否符合协会规范： ▶ 连接器Pin脚或是Cable的Impedance量测 ，配合LLCR，以协会的规范来判断连接器Pin脚或是Cable是否符合标准。在测项上亦包含Thermal Disturbance部分，以确保在不同温度状态的验证下Impedance是否有所差异。 ▶ 4-Axis的测试 ，验证连接器的结构强度以及在如此的状况下传输上是否会有问题发生。 ▶ 震动(Vibration)以及插拔(Durability)测试 ，验证连接器的受力情况是否会造成物理上的损坏。

作者：百佳泰测试实验室/ Paul Chou 承接上篇 “ 高频治具设计的现况与未来”文章之后 ，接下来接续的此篇文章将会对测试时所遇到的实际案例来与大家分享，藉以说明 PCB 治具设计过程中有可能被忽略掉的细节以及所需考虑的要点，验证百佳泰在高频治具设计上所积累的设计经验，而上一篇的高频治具设计的现况与未来文章中有提到百佳泰依据经验在高频测试时最常发生的五点 Potential Risks: A. Impedance not matching 阻抗不匹配 Ø 阻抗匹配 (Impedance matching) 是指为了使信号功率能从信号源（ source ）到负载（ load ）端得到最有效的传递，让信号在传递过程中尽可能不发生反射现象。 Ø 阻抗若不匹配时，会发生反射、造成能量与信号无法完整传递，以及辐射干扰等不良影响。 B. Crosstalk 串音干扰 Ø 两条信号线之间的耦合干扰现象，可分为近端及远程串音。 Ø 串音干扰发生时，会影响信号完整性。 C. Attenuation 衰减 Ø 高频信号由 Source 传递至 Load ，传输过程信号的损失。 D. Return Loss 反射损失 Ø 高频信号因阻抗 不 匹配造成输入信号反射的现象。 E. ACR (Attenuation to Crosstalk Ration) 衰减串音比 Ø 远程串音与衰减的差值。 Ø 当 ACR 发生时，即代表 Crosstalk 与 Insertion Loss 可能也有相应的问题发生，造成信号完整性可能会有所影响以及信号效率降低的不良情况产生。 百佳泰高频治具测试实际案例： 为协助您的产品从开发初期到上市都能拥有良好的质量，百佳泰搜集了实际测试中最常发生问题的以下三个 Potential Risks ，以此作为分享 : -Impedance not matching 阻抗不匹配 -Attenuation 衰减 -Crosstalk 串音干扰 案例 1: A 公司的 HDMI 2.1 Receptacle Connector 测试时， Receptacle 端的 CLK Trace 阻抗就算为 95.809Ω ，但 Insertion Loss 表现不见得为佳。 Impedance: 95.809Ω （ 改善前 ） : Insertion Loss （ 改善前 ）： 解决方案 : 如同上一篇文章所说过的第 2 点，客户连接器加工方式所造成的 Insertion Loss 影响，重新检视 Receptacle 端的焊接问题 , 即有所改善 , 所谓眼见不一定为凭，即为此例。 Insertion Loss （ 改善后 ） : 案例 2: B 公司的 USB3.0 Type A Receptacle connector 其 D+ & D- pin SMD pad 面积大，焊接时更要注意阻抗匹配的问题，否则容易造成接触面 Impedance 偏低的状况发生。 D+ & D- connector pin: 改善前 : 解决方案 : 此例的焊锡量要少，并确保 connector pin 与 PCB pad 平贴，才能减低 connector pin 与 PCB pad 接触面 阻抗不匹配的情况发生。 改善后 : 案例 3: C 公司的 TBT3 的 Receptacle connector 其 RX2_P & RX2_N IRL(Integrated Return Loss) 在标准附近未过， PCB 阻抗设计或是 connector 内部设计都有可能是原因之一。 未达标准 : 改善前 : 解决方案 : 经过比对确认 , 此案例虽然 Trace 设计阻抗为 50 Ω ，但实际状况下阻抗却不见得会落在 50 Ω 左右 ， 故设计时可提高 PCB 设计阻抗以避免此风险 。 改善后 : 案例 4: D 公司的 USB3.0 Type A Receptacle connector 设计为 pin 脚为深入铁壳内的设计 ， 测试过后此设计会造成 Near End Crosstalk(SS ： TX/RX) 超过协会规范 (3.6mV) 而 fail 。 B 公司的连接器 : 改善前 : 4.1906mV 解决方案 : 经过验证，其问题点为铁壳内部的 GND 所造成，加强内外部铁壳与 PCB GND 连接其信号完整性才会提高而通过规范。 改善后 : 3.5948mV 全方位高频治具设计与测试服务 通过以上所举例出的的四个案例，都显示出高频设计上的一些不能轻忽的要点，从设计规划、治具焊接、再到加工方式，每一步的操作都会影响到高频性能。尤以焊接部分为例，轻则影响信号表现，重则阻抗不匹配或是 IL 以及 RL 不佳而使高频信号失真，这是在高频版设计上所不能轻忽的。

随着科技的日新月异，高速影音数据传输的需求也不断进化，例如HDMI的规范从 HDMI 2.0 发展到 HDMI 2.1 ，传输速率由6.0 Gbps 直接发展至 12 Gbps，让影像传输的效率更上一层楼；又如目前 USB 3.2 Gen 2的最大传输速度为10 Gbps，但为了让速度快上加快，USB-IF 协会即将在全新的USB 4 让传输速度跃升至20 Gbps，等同于 Thunderbolt3 的传输速度。 然而，当用户在追求绝佳传输质量与实时性的那一刻，线材的稳定性和优劣必然会直接影响到使用者体验；举例来说，当使用者将未认证的线缆插上设备后，常会发生装置无反应的情况。 高频测试常见五大问题 百佳泰为多家国际连接器协会所认证的实验室，可为客户执行验证测试，提供测试所需要的相关高频治具设计。从2016年开始可针对标准或是特殊规格的连接器提供高频量测试治具设计的客制化服务，我们累积了多达百件以上的High Frequency治具设计案量及经验，并找出以下在高频测试时最常发生的五大问题: 一. 阻抗不匹配(Impedance NOT Matching) 阻抗匹配（Impedance matching）是指为了使信号功率能从信号源（source）到负载（load）得到最有效的传递，让信号在传递过程中尽可能不发生反射现象。 Issue ： 阻抗不匹配若发生时，会形成反射、能量无法传递，不仅降低效率还会产生震荡、辐射、干扰等不良影响。 二. 串音干扰(Crosstalk) 两条信号线之间的耦合干扰现象，可分为近端及远程干扰。 Issue ： 串音干扰发生时，会影响信号完整性。 三. 频域的衰减(Attenuation) 高频信号由A传递至B，于传输过程中产生的信号损失以及各种损耗成分的总和。 Issue ： 频域的衰减发生时，会造成信号传导不良，降低效率等不良影响。 四．反射损失(Return Loss) 高频信号由A传递至B，于传输过程中产生的信号损失以及各种损耗成分的总和。 Issue ： 频域的衰减发生时，会造成信号传导不良，降低效率等不良影响。 五.衰减串音比ACR (Attenuation to Crosstalk Ratio) 远程串音与衰减的差值。 Issue ： 当ACR发生时，即代表Crosstalk与Insertion Loss可能也有相应的问题发生，造成信号完整性可能有所影响及讯号效率降低的不良情况产生。 针对五大问题百佳泰可提供相对应的解决方案 百佳泰高频治具应用于实际案例 我们以测试验证和实际上遇到的案例提供客制化高频治具解决方案，可逐一对应，让您的产品无论从开发初期到上市都能保有良好的质量。以下为百佳泰在高频治具设计上所搜集的一些案例： Example 1 : 待测物 pin脚与治具板连接处，接触面所造成的阻抗不匹配（Impedance not matching）: 解决方案 ： 减少待测物 pin脚与治具板连接处，因电容效应过大而造成阻抗偏低的影响。 Example 2:客户连接器加工方式所造成的Insertion Loss影响 解决方案 ： 改善加工方式，减少Insertion Loss。 Example 3: 同一平面，相邻太近的Trace，造成Crosstalk的现象 解决方案 ： 相邻的Differential pair采不同层面的走线方式，减少信号太近造成的串音干扰。同时利用贯穿孔（via），缩短信号的Return Path。 Example 4:HDMI ACR Test Failed 解决方案 ： 由于ACR是测试远程串音与衰减的差异值，藉由减少Crosstalk & Insertion Loss来让ACR test更容易通过。

人工成本节节攀升的今天，加工厂都害怕接有后焊的单，虽然现在已经是贴片元件成为主流，但电子产品往往都多少需要后焊一些插件料，就这些插件料的后焊，搞得大家都很头大。今天介绍一种提高插件料后焊效率的方法，希望能正在为后焊头大的你以后头不用现在这么大。   其实红胶工艺是可以提高后焊效率的，这种工艺方法做的人还比较多，只要是做贴片加工的都知道，让我们来先看看红胶工艺是怎么做的。   红胶工艺顾名思义，就是用红胶来进行贴片，开钢网的时候不是开元件的焊盘位置，而是在元件中间位置开一个槽，刷上红胶，然后上SMT把元件打上去，这样元件就被红胶粘在PCB板上，插上插件料后在过锡炉，元件的焊盘就会上锡焊好。   图一  红胶工艺示意图    红胶工艺会存在一些问题：从图一可以看出，红胶会有一定的厚度，其硬化的过程中会把元件顶高，这样就容易让元件的焊盘和PCB板上的焊盘存在间隙，一旦存在间隙，就容易出现上锡不良形成虚焊；另外红胶过了锡炉后会变得非常硬，如果需要更换元件进行维修等工作就会很麻烦；再就是红胶在过锡炉的时候温度过高容易脱件，尤其是IC更容易发生。   今天介绍的这种方法可以避免红胶工艺的这些问题，先看几张图。     图二  一个治具   图二的治具上面有一些孔和槽：孔是需要进行后焊的位置，插件料的管脚可以从这些孔里面穿出来，把治具放到锡炉上面时，只有这些孔的位置可以接触到焊锡；槽对应的是PCB贴片后各种元件，元件大的就挖大点，元件小的就挖小点，这样贴好贴片元件的PCB板就可以平整的放在治具上面。     图三  适用治具的PCB板   图三中每个PCB板上面有两个体积大一点的芯片，一个接近正方形，一个长方形，用这两个芯片和图二中的槽进行匹配，就知道贴好贴片元件的PCB板在治具上是如何放平的了。     图四  治具放入已贴片PCB的底面   图四是贴好贴片元件的板放到治具上后底面的样子，可以很清楚的看到露出来的都是插件元件的焊盘过孔，元件的管脚从焊盘过孔中穿过来，把这面放到锡炉上面，是不是就可以一下把所有的插件料都焊好了？     图五  治具放入已贴片PCB的背面   再来看下背面，不用我解释大家都知道这样可以很轻松的进行插件了。这种方法可以让后焊效率显著上升，不过插件料的焊盘附近不能有其它贴片料，如果过近的话这个焊盘就不能开孔露出来，需要后面人工补焊。