标签: 存储器

01 物联网系统中为什么要使用SPI NOR FLASH 物联网系统中使用SPI NOR FLASH的原因主要基于其独特的性能特点和在嵌入式系统中的广泛应用。以下是详细的分析： 1、高可靠性与低时延 SPI NOR FLASH存储器在初始响应和启动时提供高可靠性，并具有低时延。这一特性对于物联网设备至关重要，因为物联网设备通常需要快速启动并稳定运行，以确保数据的实时传输和处理。 2、直接执行代码的能力 SPI NOR FLASH适合存储代码并直接执行。它的地址线和数据线分开，可以按字节读写数据，符合CPU的指令译码执行要求。这意味着如果SPI NOR FLASH上存储了代码指令，CPU可以直接从中读取并执行，无需额外的处理操作，从而提高了系统的运行效率。 3、优秀的耐用性和数据保留能力 SPI NOR FLASH具有较长的使用寿命和数据保留能力。一些产品具有高达100K编程/擦除（P/E）周期的耐用性和长达10年的数据保留能力。这对于需要长期稳定运行和数据安全性的物联网设备来说是非常重要的。 4、灵活的接口和配置选项 SPI NOR FLASH通过SPI接口进行数据传输，这是一种高速同步串行接口，支持全双工、单工以及半双工传输方式。这使得SPI NOR FLASH可以与多种类型的微控制器（MCU）和处理器无缝连接，并提供灵活的接口和配置选项。 5、功耗管理 某些SPI NOR FLASH组件上设有深度节能与待机模式，可以在配置完成后通过将SPI NOR FLASH组件置于低功耗状态来帮助降低功耗。这对于需要长时间运行的物联网设备来说是非常有益的。 6、耐环境挑战 物联网设备经常需要在各种恶劣的环境条件下运行，如高温、低温、潮湿等。SPI NOR FLASH组件通常具有较高的耐温范围，可以承受这些恶劣的环境条件，确保设备的稳定运行。 7、广泛的应用场景 SPI NOR FLASH被广泛应用于嵌入式系统中，如Bootloader、操作系统内核等程序的存储。在物联网系统中，这些程序是设备启动和运行的基础，因此使用SPI NOR FLASH可以确保这些程序的安全存储和快速执行。 具体应用场景 作为初始代码的载体，NOR被广泛应用于各个智能化领域。主板BIOS、数字机顶盒、家庭网关、路由器、loT、 汽车电子 、穿戴式设备、安防监控、人工智能等领域的代码存储媒介中都有NOR。其中，智能穿戴、AMOLED屏、手机摄像、loT设备、汽车电子、 5G基站 、 增强现实 、虚拟现实具备较大增长空间。 综上所述，物联网系统中使用SPI NOR FLASH的原因主要包括其高可靠性、低时延、直接执行代码的能力、广泛的应用场景、优秀的耐用性和数据保留能力、灵活的接口和配置选项、功耗管理以及耐环境挑战等特性。这些特性使得SPI NOR FLASH成为物联网系统中不可或缺的存储解决方案。 本文会再为大家详解存储器件家族中的一员——PI NOR FLASH芯片 02 SPI NOR FLASH芯片的定义 NOR FLASH 是很常见的一种存储芯片，数据掉电不会丢失。NOR FLASH支持Execute ON Chip，即程序可以直接在FLASH片内执行。这点和NAND FLASH不一样。因此，在嵌入是系统中，NOR FLASH很适合作为启动程序的存储介质。 NOR Flash是一类采用“或非”逻辑门电路，能够被电子删除和重编的电子非易失性计算机存储媒介。 闪存(Flash)的存储单元是三端器件，分别是源极、漏极和栅极。由于栅极和硅衬底之间有二氧化硅绝缘层，使得浮置栅极中的电荷不会泄露，所以闪存具有记忆能力。 2 NOR Flash和NAND Flash的区别 闪存是一种电压控制型器件,闪存将信息存储在由浮栅晶体管制成的存储单元中。 NAND型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与硅基层之间的绝缘层，对浮置栅极进行充电(写数据)或放电(擦除数据),在NAND闪存中，几个存储器单元(通常是8个单元)串联连接，类似于NAND门。 NOR型闪存擦除数据仍是基于隧道效应(电流从浮置栅极到硅基层)，但在写入数据时则是采用热电子注入方式(电流从浮置栅极到源极)。在NOR闪存中，每个存储器单元的一端连接到源极线，另一端直接连接到类似于NOR门的位线。 NOR和NAND均属于Flash。但因NOR偏重于性能和可靠性，而不具备成本优势等差异，导致NAND成为主流的大容量数据存储器，NOR主要应用于系统启动代码和特定只读信息系的存储，属于利基型存储市场。 NOR FLASH的读取和RAM很类似，但不可以直接进行写操作。对NOR FLASH的写操作需要遵循特定的命令序列，最终由芯片内部的控制单元完成写操作。从支持的最小访问单元来看，NOR FLASH一般分为 8 位的和16位的(当然，也有很多NOR FLASH芯片同时支持8位模式和是16 位模式，具体的工作模式通过特定的管脚进行选择) 。 对8位的 NOR FLASH芯片，或是工作在8-BIT模式的芯片来说，一个地址对应一个BYTE(8-BIT)的数据。例如一块8-BIT的NOR FLASH，假设容量为4个 BYTE。那芯片应该有8个数据信号D7-D0 和2个地址信号，A1-A0。地址0x0对应第0个 BYTE，地址0x1对应于第1BYTE，地址0x2对应于第2个 BYTE，而地址0x3则对应于第3 个BYTE对16位的 NOR FLASH芯片，或是工作在16-BIT模式的芯片来说，一个地址对应于一个HALF-WORD(16-BIT)的数据。例如，一块16-BIT的 NOR FLASH，假设其容量为4个BYTE。那芯片应该有16 个数据信号线D15-D0 和1个地址信号A0。地址 0x0对应于芯片内部的第0个 HALF-WORD，地址0x1对应于芯片内部的第1个 HALF-WORD。 FLASH一般都分为很多个SECTOR，每个SECTOR包括一定数量的存储单元。对有些大容量的FLASH，还分为不同的BANK，每个BANK包括一定数目的SECTOR。FLASH的擦除操作一般都是以SECTOR，BANK或是整片FLASH为单位的。 在对FLASH进行写操作的时候，每个BIT可以通过编程由1变为0，但不可以有0修改为1。为了保证写操作的正确性，在执行写操作前，都要执行擦除操作。擦除操作会把FLASH的一个SECTOR，一个BANK或是整片FLASH 的值全修改为0xFF。这样，写操作就可以正确完成了。 03 SPI NOR FLASH芯片的分类  在通信方式上Nor Flash 分为两种类型：CFI Flash和 SPI Flash，即采用的通信协议不同。 1 CFI Flash   英文全称是common flash interface,也就是公共闪存接口，是由存储芯片工业界定义的一种获取闪存芯片物理参数和结构参数的操作规程和标准。CFI有许多关于闪存芯片的规定，有利于嵌入式对FLASH的编程。现在的很多NOR FLASH 都支持CFI，但并不是所有的都支持。   CFI接口，相对于串口的SPI来说，也被称为parallel接口，并行接口；另外，CFI接口是JEDEC定义的，所以，有的又称CFI接口为JEDEC接口。所以，可以简单理解为：对于Nor Flash来说，CFI接口＝JEDEC接口＝Parallel接口 = 并行接口   特点在于支持的容量更大，读写速度更快。   缺点由于拥有独立的数据线和地址总线，会浪费电路电子设计上的更多资源。 2 SPI Flash   serial peripheral interface串行外围设备接口,是一种常见的时钟同步串行通信接口。有4线（时钟，两个数据线，片选线）或者3线（时钟，两个数据线）通信接口，由于它有两个数据线能实现全双工通信，读写速度上较快。拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从Flash中读取代码执行；可以单字节或单字编程，但不能单字节擦除，必须以Sector为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对Sector或整片进行预编程和擦除操作。如W25Q64 3 CFI Flash 和 SPI Flash 比较   SPI flash和 CFI Flash 的介质都是Nor Flash ，但是SPI 是通过串行接口来实现数据操作，而 CFI Flash 则以并行接口进行数据操作，SPI容量都不是很大，市场上 CFI Flash 最大可以做到128Mbit，而且读写速度慢，但是价格便宜，操作简单。而parallel接口速度快，容量上市场上已经有1Gbit的容量，价格昂贵。 4 NOR FLASH 工作时序 4.1NM25Q128 读操作时序图   可知读数据指令是 03H，可以读出一个字节或者多个字节。发起读操作时，先把 CS片选管脚拉低，然后通过 MOSI 引脚把 03H 发送芯片，之后再发送要读取的 24 位地址，这些数据在 CLK 上升沿时采样。芯片接收完 24 位地址之后，就会把相对应地址的数据在 CLK 引脚下降沿从 MISO 引脚发送出去。从图中可以看出只要 CLK 一直在工作，那么通过一条读指令就可以把整个芯片存储区的数据读出来。当主机把 CS 引脚拉高，数据传输停止。 4.2.NM25Q128 页写时序   在发送页写指令之前，需要先发送“写使能”指令。然后主机拉低 CS 引脚，然后通过 MOSI引脚把 02H 发送到芯片，接着发送 24 位地址，最后你就可以发送你需要写的字节数据到芯片。完成数据写入之后，需要拉高 CS 引脚，停止数据传输。 4.3扇区擦除时序图   扇区擦除指的是将一个扇区擦除。擦除扇区后，扇区的位全置 1，即扇区字节为 FFh。同样的，在执行扇区擦除之前，需要先执行写使能指令。这里需要注意的是当前 SPI 总线的状态，假如总线状态是 BUSY，那么这个扇区擦除是无效的，所以在拉低 CS 引脚准备发送数据前，需要先要确定 SPI 总线的状态，这就需要执行读状态寄存器指令，读取状态寄存器的 BUSY 位，需要等待 BUSY 位为 0，才可以执行擦除工作。接着按时序图分析，主机先拉低 CS 引脚，然后通过 MOSI 引脚发送指令代码 20h 到芯片，然后接着把 24 位扇区地址发送到芯片，然后需要拉高 CS 引脚，通过读取寄存器状态等待扇区擦除操作完成。 5 块、扇 04 SPI NOR FLASH芯片的优缺点 - 优点： - 快速启动时间，适用于实时性要求高的应用。 - 低功耗，适用于电池驱动和功耗敏感的设备。 - 较长的寿命，适用于需要频繁读写的场景。 - 缺点： - 存储容量相对较小。 - 成本相对较低但不如SPI NAND Flash 05 SPI NOR FLASH芯片的龙头企业 近年来，NOR Flash全球市场主要集中于五大巨头，分别是旺宏电子、华邦电子、Cypress、美光、兆易创新五大企业。但几大巨头在应用市场上存在一定的差异。 美光和Cypress专注于工业市场、航天市场以及车用电子市场;旺宏、华邦电侧重于消费电子领域，也有部分产品应用于车载和工控领域;兆易创新产品主要应用于消费市场，车载、工控领域产品的开发也在顺利推进。 供应商A: 博雅科技 1、产品能力 （1）选型手册 （2）主推型号1：BY25M512FS 对应的产品详情介绍 BY25M512FS是一款SPI Nor Flash芯片，具有多种特点和广泛的应用领域。以下是对该芯片的详细解析： 基本信息 产品类型：SPI Nor Flash芯片 存储容量：512Mbit（或64MB） 接口类型：SPI（Serial Peripheral Interface，串行外设接口） 技术规格 工艺：采用先进的制造工艺（如65/55/50nm等，具体工艺可能因产品版本而异） 传输效率：具有较高的传输效率，能够支持高速数据读写 数据保存时间：长达20年以上，确保数据的长期可靠性 擦写次数：支持高达10万次的擦写操作，满足频繁数据更新的需求 工作温度范围：通常在-40℃到+125℃之间，适用于各种恶劣环境 电压范围：根据具体型号，可能支持1.65V(1.95V或2.7V)3.6V的工作电压 应用领域 BY25M512FS芯片因其高可靠性、良好的稳定性和兼容性，被广泛应用于各种电子设备中，包括但不限于： 手机：用于存储系统固件、用户数据等 电脑主板：提供存储支持，用于BIOS、启动代码等关键数据的存储 机顶盒、U盾、摄像头、物联网模块、监控设备、通讯路由、显示面板、蓝牙模组、定位模块等：这些设备都需要高性能的存储解决方案来支持其运行 封装形式与产品状态 封装形式：提供多种封装选项，如SOP8、TSSOP8、DFN、BGA等，以适应不同的应用需求和空间限制 产品状态：通常标记为“MP”（量产），表示该产品已经过测试并投入大规模生产 供应商B:兆易创新 GigaDevice 1、产品能力 （1）选型手册 （2）主推型号1:GD25Q20CTIGR 对应的产品详情介绍 ·2M位串行闪存 -256K字节 -每可编程页256字节 ·标准、双路、四路SPI -标准SPI:SCLK、CS#、SI、SO、WP#、等待# -双SPI:SCLK、CS#、100、101、WP#、保持# -四通道SPI:SCLK、CS#、100、101、102、103 ·高速时钟频率 -32/64K字节的统一块 -12MHz用于30PF负载的快速读取 -双L/0数据传输速度高达240 Mbit/s -四通道数据传输速度高达480Mbit/s ·软件/硬件写保护 -通过软件写入保护所有/部分内存 -启用/禁用保护与WP#引脚 -顶部/底部挡块保护 ·最少100000个程序/擦除周期 -数据保留 -20年数据保留典型 ·快速编程/擦除速度 -页面程序时间:06ms典型值 -扇区擦除时间:典型值45ms -块-擦除时间:0.15/025秒 -芯片擦除时间:典型值1.25秒 ·灵活的体系结构 -4K字节的均匀扇区 -32/64K字节的统一块 ·低功耗 -lua表示电流的深度 -lpa正态电流 ·高级安全功能 -每个备的128位唯一ID -带OTP锁的4x256字节安全寄存器 ·全电压范围:27~36V -20年数据保留典型 ·允许XIP(就地执行)操作 -8/16/32/64字节的连续读取 本文章源自奇迹物联开源的物联网应用知识库Cellular IoT Wiki，更多技术干货欢迎关注收藏Wiki： Cellular IoT Wiki 知识库(https://rckrv97mzx.feishu.cn/wiki/wikcnBvAC9WOkEYG5CLqGwm6PHf)

随着信息通信技术的发展，人类在过去三十年积累的信息量远远大于过去五千年创造的知识量，而且这些信息量每三个月翻一番。研究报告指出，截至2020年，人类所生产的信息总量将达40泽字节（zettabytes）1。未来，通过大数据、社交网络服务（SNS）、物联网（IoT）和云计算（Cloud Computing）等普适计算（Ubiquitous Computing）2所产生的信息量将以几何级数增长。 根据这一趋势，包括移动设备在内的各种电子产品正朝着更小（“超小型”）、更低功耗（“超低功耗”）和更快（“超高速”）的方向发展。不仅如此，还与人工智能（AI）或物联网相结合，发展成为智能设备。 用于存储或处理数据的半导体元件也为了满足小尺寸、大容量需求，尺寸越来越小至纳米级，密度也越来越高。其结果，企业的制造工艺流程变得更加复杂，产品发热更严重，耗电更快。 鉴于此，为了大幅降低功耗，使用电荷3的现有半导体操作方法亟需改善的呼声越来越大。为此，目前正在研发多项技术，而在迄今为止开发的下一代低功耗半导体技术中，利用电子自旋（Spin）4的“自旋电子学（Spintronics）”5技术有望满足超低功耗要求。 这项技术同时利用电荷和自旋这两种电学物理量6，以元件的电阻随自旋方向而变化的方式实现，因此处理速度快，而且当电流流动时不产生热量，功耗极低。正因为此，利用电子自旋的磁随机存储器（Magnetic Random Access Memory，简称 MRAM）有望与半导体技术相结合，带动下一代超低功耗信息存储元件的发展。 1 泽它（Zetta）是表示10的21次方的计算机存储单位，字节（Byte）是用来表示数据大小的单位。容量的单位从小到大依次是：字节（B）、KB（KB）、兆字节（MB）、吉字节（GB）、太字节（TB）、拍字节（PB）、艾字节（EB）、泽字节（ZB），以1000为倍数增加。 2 普适计算（Ubiquitous Computing）是指人们能够随时随地使用计算机和互联网的环境。ubiquitous源自拉丁语“ubique”，意思是“无处不在”。 3 电荷是指带电物质的物理性质或物理量（表示物质性质或状态的量）。所有粒子可以分为带正电的粒子、带负电的粒子和没有电荷的中性粒子。 4 自旋（Spin）是代表粒子基本属性的物理量之一。作为粒子固有的角动量（旋转运动的强度或动量），具有大小和方向。电子除了围绕原子核旋转的运动之外，还围绕通过其重心的轴旋转，这种旋转运动被称为“自旋”。 5 自旋电子学是通过将电子沿着不同方向旋转的现象分成0和1两个数字信号来存储数据的电子工程技术。 6 如长度、重量、粘度、质量、温度、容量等，物理量表示物质的性质或状态的量。 早期磁随机存储器（MRAM）的原理及局限性 MRAM的关键部分是位于存储器电路的数位线（digit line）7和位线（bit line）8交叉处的磁隧道结（Magnetic Tunnel Junction, 简称 MTJ）。MTJ基本上是由固定铁磁层、绝缘隧穿势垒、自由铁磁层组成的三层结构。其中，容易改变磁化9方向的叫做自由铁磁层，不易改变方向的叫做固定铁磁层。 7 数位线是用于输入信息的电路。 8 位线是用于读取信息的电路。 9 磁化是使原来不具有磁性的物质获得磁性的过程。磁性物质的磁化方向取决于由N极到S极的方向。 MTJ的关键特性是元件的电阻随两个铁磁层的相对磁化方向而变化。当构成MTJ的两铁磁层的磁化方向互相平行，元件电阻值会偏低；当磁化方向变成反平行，电阻值会偏高。 假设上下磁化方向反平行时的高电阻为RAP，平行时的低电阻为RP，两个数的差为ΔR（ΔR=RAP–RP），则磁电阻（Magneto-resistance，简称 MR ratio）被表示为ΔR/RP。磁电阻取决于所使用的磁性材料和绝缘隧穿势垒，通常被除以百分之数十到数百%。 MTJ的电阻随着MRAM外部磁场的变化而变化 当磁场为0时，MRAM利用RAP和RP的不同状态将数据存储在二进制的“1”和“0”中。在上图中，x轴代表外部施加的磁场，y轴代表电阻。当x值为0（x=0）时，RP和RAP的电阻分别为650欧姆(ohm)10和1400欧姆。这样就可以将RP和RAP分别视为0和1来存储数据。相反，若想读取存储在MTJ的数据，则要测量MTJ的电阻状态。 此时如果想存储数据，就要改变MTJ自由层的磁化方向。早期的MRAM采用的方式是，使电流流过数位线并利用由此产生的磁场改变自由层的磁化方向。然而，随着芯片集成度不断提高，出现读取相邻存储单元数据的干扰现象，加之，改变磁化方向会使耗电量增加，因此采用这种方式最多只能达到64KB。 10 欧姆为电阻单位，1欧姆是指横截面积为1平方毫米、长度为106厘米的水银柱的电阻值。 自旋转移矩MRAM（STT-MRAM）技术的原理和优缺点 克服MRAM致命缺点的是“自旋转移矩磁随机存取存储器（Spin Transfer Torque Magnetic Random Access Memory，简称 STT-MRAM）技术。传统MRAM的方式是使电流流过数位线并利用由此产生的磁场改变自由层的磁化方向，而STT-MRAM采用使电流直接流过MTJ的方法来改变自由层的磁化方向，这被称为“自旋转移矩（Spin Transfer Torque，简称 STT）”。 当电流沿着从固定层向自由层的方向流过MTJ时，传导电子11在通过固定层的过程中，受磁交换耦合能量12的影响，传导电子的自旋方向会沿着固定层的自旋方向（上图中的箭头方向）排列。自旋沿着一个方向排列的电流称为自旋极化电流（Spin-Polarized Current）。 当自旋极化电流进入自由层时，沿着自由层的磁化方向（上图中的斜线箭头）排列的自由层内自旋电子和以沿着固定层磁化方向（上图中的垂直箭头）排列的状态流入的传导电子之间因产生相互作用，导致传导电子在通过自由层前和后的自旋方向不同。 自旋方向改变时所花费的时间被称为“转矩（Torque）”。自旋极化的传导电子流入自由层后施加一定或更大的力矩时，可以将自由层的磁化方向改变为与固定层相同的方向，并以这种方式存储信息。当两铁磁层的磁化方向以相互平行的方向排列时，该元件的电阻就会变小。 若想删除所存储的信息，要把磁化方向从平行改为反平行。为此，要反过来让电子从自由层流向固定层。如上图右侧所示，当传导电子从自由层流向固定层时，与固定层的磁化方向相同的自旋电子通过固定层，方向不同的电子则被反射重新流入自由层。这些电子会以与自由层的磁化方向相反的方向施加转矩，翻转自由层的磁化方向，从而使两铁磁层的磁化方向反平行排列。此时，元件的电阻会升高。 在STT-MRAM施加电流（在电路端子之间施加电源电压的行为）时MTJ的电阻变化 上图指的是使电流流过STT-MRAM的MTJ来改变自由层磁化方向时所测得的磁电阻值。RP为650欧姆，RAP为1400欧姆，这与使电流流过数位线而产生磁场的传统MRAM方法所得的测量值相同。 若想读取存储在STT-MRAM的数据，和MRAM一样，需测量MTJ的电阻。STT-MRAM和MRAM的唯一区别是施加电流后记录信息的方法。然而，STT-MRAM彻底解决了MRAM的缺点——集成度的限制和相邻存储单元数据的干扰现象，被视为实现下一代非易失性存储器的关键技术。 11 传导电子是不与任何特定原子结合并能自由移动的电子。 12 磁交换耦合能量是指相邻自旋之间的磁相互作用产生的能量。当自旋方向与相邻自旋方向相同时，能量较低。 自旋轨道矩MRAM（SOT-MRAM）技术的原理和优缺点 当电流通过一个位于磁场中的导体时，垂直于电流和磁场的方向会产生电压，这一现象就是“霍尔效应（Hall Effect）”。“自旋霍尔效应（Spin Hall Effect）”是指不施加外磁场的情况下，在具有较强自旋轨道相互作用（Spin-orbit Interaction，简称 SOI）的材料中出现霍尔效应的现象。 当对钽（Ta）、钨（W）和铂（Pt）等自旋轨道相互作用较强的材料施加垂直方向的电流时，传导电子被分离成自旋向上（上图中左侧）的电子和自旋向下（上图中右侧）的电子，而且会产生由自旋向上电子流向自旋向下电子的垂直方向自旋电流。此时，可以利用自旋电流来改变MTJ自由层的磁化方向，采用这种方法的存储器称为自旋轨道矩MRAM（SOT-MRAM）。 MRAM、STT-MRAM和SOT-MRAM的电路结构对比 有别于电流直接垂直施加到MTJ的STT-MRAM，SOT-MRAM采用的方法是，向MTJ存储单元底部自旋轨道相互作用较强的材料层施加水平方向的电流，让因自旋霍尔效应而垂直极化的自旋电流改变自由层的磁化方向。 尤其是，与STT-MRAM相比，SOT-MRAM产生更多具有相同自旋状态的传导电子，并将其注入到铁磁层。这样转矩会更强大，更容易翻转自由层的磁化方向，因此处理速度更快，功耗更低。 各种存储半导体编程1比特（bit）时所功耗的能量对比 假设使用90nm工艺，普通的MRAM使用120pJ13能量，而STT-MRAM仅消耗0.4pJ能量。若使用线宽小于90nm的工艺，两种技术的差距会更大。STT-MRAM的低功耗特性在能源效率方面具有十分重要的意义。不仅如此，SOT-MRAM的功耗约为STT-MRAM的十分之一，功耗还有望进一步降低。 在目前的冯·诺依曼计算机体系结构中，处理器的运行速度（0.1ns14）和主存储器（10-100ns）及存储内存（0.1-10ms15）的运行速度之间存在差距。为了确保下一代存储器技术能够覆盖从高速缓冲存储器（Cache）16到主存储器的广泛领域，需要1-10ns的运行速度。在目前可用于下一代存储半导体的技术中，STT-MRAM（10ns）和SOT-MRAM（1-10ns）唯一能满足这一要求。其中，SOT-MRAM的功耗最低，有望成为下一代存储器技术的新宠儿。 13 J（焦耳）是能量单位，1焦耳能量相等于1牛顿力的作用点在力的方向上移动1米距离所做的功。pJ全称picojoule（皮焦耳），等于万亿分之一焦耳。 14 ns是纳秒的英文nanosecond的缩写，时间单位，1纳秒等于十亿分之一秒。 15 ms是微妙的英文microsecond的缩写，时间单位，1微秒等于百万分之一秒。 16 高速缓冲存储器（Cache）是一种高速存储装置，以缓冲器的形式安装在主存储器和中央处理机（CPU）之间，用来临时存储读入主存储器的命令或程序。 来源：skhynix

NAND FLASH,DRAM,FLASH,EEROM,SRAM等存储颗粒;内存条，SSD，CF卡，U盘等存储组件模块；HDD存储组件;外置存储设备，NAS存储设备等等都可以统称为存储。 各类存储介质的产品都是存在或强或弱的关系： NAND FLASH 下游产品是SSD为主； DRAM 的下游产品是内存条为主； SSD可以部分场景替代HDD,HDD也可以在部分场景替代SSD； NAS，外置存储设备里面大量使用到HDD或者SSD； 从供应链，价值链和产业链角度思考，各类介质之间都会存在价格关联，只是价格强弱关系而已。 以上从宏观上思考存储器的价格影响和关联关系，考虑篇幅和理解程度，下面主要是分析存储颗粒和存储组件的价格形成，不断完善对存储采购策略的思考。 一、 存储颗粒价格 存储颗粒的价格在国际上是非常透明的，各类半导体现货和研究媒体都会每天刷新半导体颗粒的期货价格，也会有平台发布颗粒的现货交易价格。 DRAM会区分颗粒的技术层级：DD3/DDR4/DDR5； Flash会区分颗粒的类别：TLC/MLC/SLC； 也会区分颗粒的容量 8G/16G/32G/64G； 同时也区分GDDR/LPDDR不同应用的价格； 从供应链的角度来看，存储颗粒原厂是美日韩大厂主宰。 DRAM三大原厂： 三星长期在40%以上，海力士在30%下徘徊，镁光在20%上徘徊，三大原厂占据了90%+市场，台系和大陆的产能长期在个位数，颗粒应用产品也低端和边缘。 FLASH 五大原厂： 三星占比在30-35%徘徊，海力士和Solidam合并20%以上；西数占比也在20%左右，镁光占比在10%-15%，国产等占比基本可以忽略。 价格类别主要是下面两种： 合约价： Contract Price，大客户，价格按照协议合约走，定期议价，不受期间价格波动影响，占比约90%； 现货价： Spot Price，反应当前市场供需情况，价格波动比合约价更剧烈，占比约10%； 影响存储颗粒价格因素： 1. 下游需求波动的比如SSD,内存条的需求，而SSD和内存条目前主要的需求来源于数据中心/计算机，通信，汽车，消费电子（手机，PC）。 当消费电子-手机，PC；数据中心产品-服务器，外部存储，交换机等疲软的时候，会严重影响到上游的颗粒价格系数。同样，当需求旺盛的时候，颗粒的价格会出现上扬。 2. 产能和资本支出：存储大厂每年都会有年度的资本支出计划和产能计划，而且存在一定的时间周期，当需求过剩的时候，原厂减产和减少支出都是需要一定的时间周期，在周期范围内，颗粒的价格都会收到过剩和不足的影响。 3. 价格操纵和垄断：三星和海力士等韩系厂商会依据在市场上主导地位，利用产能优势进行价格垄断和操纵，美国和欧盟曾对其进行过惩罚性处理，中国厂商目前处于产业链下游，基本上容易成为价格操纵的牺牲方。 二、存储模组的价格 模组产品：内存条/SSD的集中程度远不如颗粒，参与的厂家和玩家非常的多。 尤其是在消费类的存储模组上，中国台湾和中国大陆出现了非常多的参与者； 而在企业级的存储玩家上，还是集中在颗粒原厂关联厂商为主。国产的主要是紫光，长存，兆易创新为主要参与者，不过存在感比较低。 内存条原厂之外玩家：金士顿，记忆，创见等 SSD原厂之外玩家：记忆，忆恒，大普微，江波龙，国科微等等 影响模组产品供应的因素要复杂得多。 1. 宏观供需关系：当企业客户比如互联网和云计算客户阿里腾讯华为云谷歌亚马逊微软META等削减硬件采购开支，导致需求大幅下滑，会影响到内存条，SSD的价格；当手机和PC需求出现明显疲软的时候，SSD和LPDDR也会出现价格下滑。 2. 微观的供需关系：模组产品的供应商种类和数量要远远超过颗粒厂商。 模组供应玩家种类复杂。 1. 不仅仅有颗粒原厂，比如三星海力士西数铠侠等等； 2. 还有下游的中国大陆和中国台湾厂商，比如金士顿，创见，记忆；SSD厂家就更多比如江波龙，大普微，得瑞，国科微，忆恒创源等等等； 3. 同时制造厂商之外还有各个区域的代理商，中国市场上会出现中国大陆，东南亚神州北美代理供应货物； 4. 现货商：是资金相对雄厚贸易商会利用关系向全球代理商，OEM去采购货物进行交易。 5. 炒货商：是资金实力一般，但是信息相对畅通的厂家，利用代理资源，OEM资源和原厂的关系，接单后寻货的厂家。 6. OEM:华为，阿里，浪潮，超巨变，富士康等因为合约采购的数量出现剩余，会通过关联贸易商和关系厂商将货物进行兜售。 因为供给的多元化，导致供需关系的变化会跟宏观的供需关系在特定时间和特定场景出现跟宏观供需不一致的情况，而这样会导致现货市场价格的变化会难以形成固定的规律性。 从采购方的角度来看，当物料供应剩余的大趋势下，在多元化的供应方出现时候，通过询比价，可以取得不错的价格博弈收益，无论是紧急采购和常规采购，都会有较大的收益。 而当供不应求的时候，采购方更多的需要稳定的供应源来稳定整体的供应成本，在这个阶段，代理商和代理商关联紧密的现货商才可以确保稳定的供应源。 在现货市场摸牌滚打的sales人员都会对市场，价格形成固定的信息传递机制，都会有自有的信息和资源圈，但是每个人每个供应商都只会对熟悉的范围得到对应的信息机制和资源机制，而因为背景，出身和个性的差异，都会出现不同的判断结果。 采购方对于市场信息的判断应该是更加多元和全面的，而非单一来源和同一来源，如果采购需求过度集中于短期，供给信息和反馈机制更多的是来自现货市场，可调整的空间和余地太小，只能是经验性的从传统供应方去询比价获得价格红利。如果要破除紧急需求带来的价格失衡，最关键还是需要需求计划和市场计划上形成一定的主要的主流物料需求基线，通过代理和代理强关联厂商来形成供应的平衡。 而如果采购方是OEM大厂和ODM大厂，储备计划和安全库存计划跟市场预测的模型搭建是非常关键的因素，从欧美供应链的相关教程反馈出来的信息，中国国内企业在供应链的管理水平，尤其是需求预测管理和供应风险对冲上处于比较低的水平，虽然华为联想等在多年管理实践有一定突破，而大部分企业，在中国现有的产业生态下，容易出现契约精神缺失的环境下，导致供应链的管理难度人为被加大。市场需求和SOP最终还是有利于环节采购风险，但也很难做到一药解百病的效果。 市场上很多存储销售资深人士，也有很多现货炒货高手，我们有理由相信他们在熟悉的市场环境，客户，供应商和朋友圈可以形成固有的能力和强项，而这些对于采购方来说并非是绝对信任和依靠的，采购必须要对更多元更全面的供应来源来形成自己固有的判断和采购意识，才会更好的进行采购决策和行为。

山雨欲来风满楼，英特尔 7nm 延期半年的锅由总工默蒂 · 伦杜钦塔拉 (Murthy Renduchintala ) 来背， Sub-7nm 制程之于处理器（ CPU ）市场的重要性不言而喻。处理器的主要组成是晶体管（ Transistor ），主流已采用 FinFET 技术工艺与制程，未来 Sub-3nm 将改用 GAA 技术；而存储器（ Memory ）的主要组成是场效应管（ MOSFET ），主流是采用 CMOS 技术工艺与制程。英特尔布局的新兴存储技术是 3D XPoint 。 在 Objective Analysis 和 Coughlin Associates 联合发布的《 新兴存储找到了方向 》里提到，新兴存储技术正在迅速发展，预计 2030 年的市场规模将达 360 亿美元。其仰赖两轮驱动：首先是突破当今领先的嵌入式存储技术 SRAM 和 NOR Flash 技术至 Sub-28nm 出现瓶颈，被磁性 RAM （ MRAM ）、 自旋隧道扭矩 RAM （ STT MRAM ） 或其他 新兴存储 技术取代的趋势不可避免；第二个因素是服务器领头羊英特尔采用基于 3D XPoint 的 Optane 技术，并取名为 “ Optane DC 持久存储模块 ” ，未来有望抢占更多的服务器 DRAM 市场份额。 3D XPoint 存储技术还有一个玩家美光，本质是相变技术，是一种相变存储器（ PCM ），耐用且性能比 NAND 好，尽管比 DRAM 慢但密度却比 DRAM 高。英特尔早在 2017 年就推出了采用 Optane 技术（基于 3D XPoint ）的 NVM SSD ，也在 2019 年开始销售 Optane DIMM 模块。 3D XPoint 存储器技术的售价低于它所取代的 DRAM ，所以预计 到 2030 年， 3D XPoint 存储器收入将飙升至超过 250 亿美元 ，占据新兴市场近七成。 除了相变存储器（ PCM ） / 3D XPoint 技术， 磁性 RAM （ MRAM ）、自旋隧道扭矩 RAM （ STT MRAM ） 、 电阻式 RAM （ ReRAM ） 、 碳纳米管 RAM （ NRAM ） 、铁电 RAM （ FRAM ）等许多尚未成熟的新兴技术，各有优劣。全球产业链也有超过百余家公司，覆盖芯片原始设计商 Fabless 、技术许可方 IP 、晶圆代工厂 Foundry 、 EDA 工具和设备制造商以及新兴原材料商，供应链的每个环节缺一不可协同创新。 尚不清楚哪种存储技术将成为未来的超级大赢家。 电子工业领域，非易失性技术与 CMOS 逻辑制程结合的嵌入式存储器举足轻重。 磁性 RAM （ MRAM ）和自旋隧道扭矩 RAM （ STT MRAM ）允许更高的容量 ，且制造 工艺与常规 CMOS 工艺具有兼容性，因此 STTMRAM 可以直接构建在 CMOS 逻辑晶圆之上，也可以在 CMOS 制程集成。比起 Flash 与常规 CMOS 工艺不兼容更具优势。 STT MRAM 替代多晶体管 SRAM 的优势在于 可以通过提高密度减少晶体管数，从而提供低成本节能的解决方案，更适用于在消费类电子和 SoC 产品中 用作嵌入式高速 Cache 存储器。 MRAM $ / GB 的成本已接近 SRAM ， MRAM 和 STT MRAM 的发展速度将促使其价格逐渐降低，替换 Flash 、 SRAM 以及部分 DRAM 渐成可能。 所以《新兴存储找到了方向》里预测， MRAM / STT-MRAM 2030 年的营收将增长到超过 100 亿美元，是 2019 MRAM 收入的近 300 倍。而电阻式 RAM （ ReRAM ）、铁电 RAM （ FRAM ）和碳纳米管 RAM （ NRAM ）技术应用方向不约而同的选择了长尾或新兴市场。 新兴存储技术想要在占领当今主流技术（ Flash ， SRAM 和 DRAM ）的既有市场中抢份额，难度不小。所以都是从取代分立存储芯片和 SoC 中的嵌入式存储器做起：包括 ASIC ，微控制器，甚至是计算处理器中的缓存。对于芯片从业者或应用工程师来讲，新兴的存储技术极为有趣。新兴的人工智能（ AI ）和物联网（ IoT ）芯片开始将其应用在嵌入式存储器。万物上云也促进了存储架构之变，新兴的存储技术除了更低价，主要是功耗、性能更更多方面的优化，逐步替代当今主流技术的趋势也不可逆。这种趋势将带来颠覆和挑战，也随之而生巨大的竞争与机会。 新兴的存储技术有许多都需配套新的材料和工艺，从而推动了传统 CMOS 逻辑工厂对新设备和工具的需求。晶圆代工厂 Foundry 和研究机构也是推进新兴存储技术普及和发展的重要一环， 芯片设计方、原材料商、 生产的晶圆代工厂 、封测厂、原材料方和产业链相关企业都得密切关注新兴存储技术的发展和趋势，否则将在竞争中落后或被淘汰。 这里以用于传统嵌入式存储器和 DRAM 替换的碳纳米管 RAM （ NRAM ）为例，在晶圆厂中，新兴沉积工艺制成碳纳米管，取代传统硅。挑战在于纳米管在工艺制程里更易变和错位，有三个因素影响：首当其冲是碳纳米管的纯度。原材料中的碳纳米管有很多可变性，提纯要求甚高，获得具有高纯度的单壁半导体碳纳米管相对而言还很难；第二和第三个挑战在于晶体管的集成难度，即晶体管性能的可变性和稳定性。碳纳米管是圆柱形结构，坚固且导电，比 DRAM 快，也像闪存一样具有非易失性。实现取代传统硅还有很长的路要走。 中国科学院院士、北京大学信息科学技术学院电子学系教授彭练矛团队最近在国际顶级科学期刊《科学》上发表成果，首次在实验上显示出碳纳米管器件和集成电路较传统技术的性能优势。 “ 碳纳米管要真正实现产业化，材料问题是最大限制。 ” 彭练矛教授团队核心成员、北京大学电子学系碳基电子学研究中心张志勇教授介绍，这一系列成果制备出了超高半导体纯度、顺排、高密度、大面积均匀的碳纳米管阵列薄膜， “ 真正显示出碳纳米管在集成电路方面的潜力和性能优势 ” 。 不过，在现阶段设计高产量嵌入式非易失性存储器（ eNVM ）产品尚且面临许多挑战，除了制造工艺、材料以及针对特定行业应用的优化改善等，还 包括单元级和集成级的可靠性、可变性、良率、新型结 构与架构等。技术创新是不曾止步的，下一代存储技术哪一种更流行的答案留给时间去印证和说明。 引用IC Insights最新调研数据，当今的整个存储器市场规模1104亿美元里，DRAM产品占比约53%，NAND Flash产品占比约42%，Nor Flash占比仅有3%左右； 新兴存储技术的产品仅占2%。 2020存储器市场规模预测（IC Insights ） DRAM根据下游应用市场可分为：计算机(PC)、服务器(Server)、移动终端(Mobile)、图像处理(Graphic)和消费电子(Consumer)。同为闪存的NAND FLASH的NOR FLASH的区别主要在于应用领域不同，NAND FLASH主要应用于智能手机、SSD、SD卡等高端大容量产品，而NOR FLASH主要应用于功能机、MP3、USB key、DVD等低端产品，还有汽车电子、智能机手机中TDDI、AMOLED中的嵌入式存储器。 存储芯片作为电子产品的数据仓库，不可或缺。存储器自始至终也是拍明芯城的热销品类之一。拍明芯城作为快速撮合的元器件交易平台，除了持续为客户提供更全的商品、更优的价格和更广泛的信息，也在不断引进新的国产品牌，为电子工程师的设计推荐中国芯，发挥桥梁纽带作用，助力中国芯发展。

何谓半导体存储器？ 半导体存储器是指通过对半导体电路加以电气控制，使其具备数据存储保持功能的半导体电路装置。 与磁盘和光盘装置等相比，具有 数据读写快 存储密度高 耗电量少 耐震 等特点。 关闭电源后存储内容会丢失的存储器称作 易失存储器 （Volatile Memory），存储内容不会丢失的存储器称作 非易失存储器 （Non-Volatile Memory）。 半导体存储器的分类 * RAM (Random Access Memory) ： 可自由对存储内容进行读写。 * ROM (Read Only Memory) ： 只读存储器。 各种存储器的特点 项目 RAM ROM 易失 非易失 SRAM DRAM FeRAM Mask ROM EPROM EEPROM FLASH 数据保存方法 施加电压 施加电压+ 更新 不需要 读取次数 ∞ ∞ 100亿～ 1兆次 ∞ ∞ ∞ ∞ 可改写次数 ∞ ∞ 0次 100次 10万～ 100万次 1万～ 10万次 在电路板上的写入 可以 可以 可以 × × 可以 可以 读取时间 ◎ ◎ ○ ○ ○ ○ ○ 写入时间 ◎ ◎ ○ － △ △ △ 位成本 △ ○ △ ◎ △ △ ◎ 大容量化 ○ ◎ △ ◎ △ △ ◎ 存储单元 存储在触发器电路 在电容器中保持电荷 使铁电发生极化 将离子注入晶体管 在浮栅中保持电荷 在浮栅中保持电荷 在浮栅中保持电荷 ＜DRAM＞原理 存储单元构成 由1个晶体管、1个电容器构成 数据的写入方法 ＜"1" 时＞ Word线电位为 high Bit线电位为 high Word线电位为 low ＜SRAM＞原理 存储单元构成 由6个晶体管单元构成 由4个晶体管单元（高电阻负载型单元）构成 数据的写入方法 ＜"1" 时＞ Word线电位为 high 给予Bit线的电位( D =low, D=high) → 确定触发器的状态 Word线电位为 low 数据的读取方法 ＜"1" 时＞ 使Word线电位 off 对Bit线预充电(D, D 与D相同的电位) Word线电位为 high Bit线变为 low、high的状态 用感测放大器进行增幅 通过触发器电路存储"1"、"0" ＜Mask ROM＞原理 Mask ROM存储单元构成 高度集成化的NAND构成。（1个晶体管单元） 数据的写入方法 在Wafer过程内写入信息 "1"：将离子注入晶体管 "0"：不注入离子 数据的读取方法 使读取单元的Word线电位为0V 使读取单元以外的Word线电位为Vcc → 对Bit线施加电压， 如果有电流流过，则判断为"1" ＜EEPROM＞原理 EEPROM存储单元构成 由2个晶体管单元构成 数据的写入方法 数据的删除方法 ＜FLASH＞原理 FLASH存储单元构成 数据的写入方法 数据的删除方法 来源：ROHM