原创物联网行业存储方案详解_SPI NOR Flash

 2024-9-26 14:37  158 2 2 分类: 物联网

物联网系统中为什么要使用SPI NOR FLASH

物联网系统中使用SPI NOR FLASH的原因主要基于其独特的性能特点和在嵌入式系统中的广泛应用。以下是详细的分析：

1、高可靠性与低时延

SPI NOR FLASH存储器在初始响应和启动时提供高可靠性，并具有低时延。这一特性对于物联网设备至关重要，因为物联网设备通常需要快速启动并稳定运行，以确保数据的实时传输和处理。

2、直接执行代码的能力

SPI NOR FLASH适合存储代码并直接执行。它的地址线和数据线分开，可以按字节读写数据，符合CPU的指令译码执行要求。这意味着如果SPI NOR FLASH上存储了代码指令，CPU可以直接从中读取并执行，无需额外的处理操作，从而提高了系统的运行效率。

3、优秀的耐用性和数据保留能力

SPI NOR FLASH具有较长的使用寿命和数据保留能力。一些产品具有高达100K编程/擦除（P/E）周期的耐用性和长达10年的数据保留能力。这对于需要长期稳定运行和数据安全性的物联网设备来说是非常重要的。

4、灵活的接口和配置选项

SPI NOR FLASH通过SPI接口进行数据传输，这是一种高速同步串行接口，支持全双工、单工以及半双工传输方式。这使得SPI NOR FLASH可以与多种类型的微控制器（MCU）和处理器无缝连接，并提供灵活的接口和配置选项。

5、功耗管理

某些SPI NOR FLASH组件上设有深度节能与待机模式，可以在配置完成后通过将SPI NOR FLASH组件置于低功耗状态来帮助降低功耗。这对于需要长时间运行的物联网设备来说是非常有益的。

6、耐环境挑战

物联网设备经常需要在各种恶劣的环境条件下运行，如高温、低温、潮湿等。SPI NOR FLASH组件通常具有较高的耐温范围，可以承受这些恶劣的环境条件，确保设备的稳定运行。

7、广泛的应用场景

SPI NOR FLASH被广泛应用于嵌入式系统中，如Bootloader、操作系统内核等程序的存储。在物联网系统中，这些程序是设备启动和运行的基础，因此使用SPI NOR FLASH可以确保这些程序的安全存储和快速执行。

具体应用场景

作为初始代码的载体，NOR被广泛应用于各个智能化领域。主板BIOS、数字机顶盒、家庭网关、路由器、loT、汽车电子、穿戴式设备、安防监控、人工智能等领域的代码存储媒介中都有NOR。其中，智能穿戴、AMOLED屏、手机摄像、loT设备、汽车电子、5G基站、增强现实、虚拟现实具备较大增长空间。

综上所述，物联网系统中使用SPI NOR FLASH的原因主要包括其高可靠性、低时延、直接执行代码的能力、广泛的应用场景、优秀的耐用性和数据保留能力、灵活的接口和配置选项、功耗管理以及耐环境挑战等特性。这些特性使得SPI NOR FLASH成为物联网系统中不可或缺的存储解决方案。

本文会再为大家详解存储器件家族中的一员——PI NOR FLASH芯片

SPI NOR FLASH芯片的定义

NOR FLASH 是很常见的一种存储芯片，数据掉电不会丢失。NOR FLASH支持Execute ON Chip，即程序可以直接在FLASH片内执行。这点和NAND FLASH不一样。因此，在嵌入是系统中，NOR FLASH很适合作为启动程序的存储介质。

NOR Flash是一类采用“或非”逻辑门电路，能够被电子删除和重编的电子非易失性计算机存储媒介。

闪存(Flash)的存储单元是三端器件，分别是源极、漏极和栅极。由于栅极和硅衬底之间有二氧化硅绝缘层，使得浮置栅极中的电荷不会泄露，所以闪存具有记忆能力。

2 NOR Flash和NAND Flash的区别

闪存是一种电压控制型器件,闪存将信息存储在由浮栅晶体管制成的存储单元中。

NAND型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与硅基层之间的绝缘层，对浮置栅极进行充电(写数据)或放电(擦除数据),在NAND闪存中，几个存储器单元(通常是8个单元)串联连接，类似于NAND门。
NOR型闪存擦除数据仍是基于隧道效应(电流从浮置栅极到硅基层)，但在写入数据时则是采用热电子注入方式(电流从浮置栅极到源极)。在NOR闪存中，每个存储器单元的一端连接到源极线，另一端直接连接到类似于NOR门的位线。
NOR和NAND均属于Flash。但因NOR偏重于性能和可靠性，而不具备成本优势等差异，导致NAND成为主流的大容量数据存储器，NOR主要应用于系统启动代码和特定只读信息系的存储，属于利基型存储市场。

NOR FLASH的读取和RAM很类似，但不可以直接进行写操作。对NOR FLASH的写操作需要遵循特定的命令序列，最终由芯片内部的控制单元完成写操作。从支持的最小访问单元来看，NOR FLASH一般分为 8 位的和16位的(当然，也有很多NOR FLASH芯片同时支持8位模式和是16 位模式，具体的工作模式通过特定的管脚进行选择) 。对8位的 NOR FLASH芯片，或是工作在8-BIT模式的芯片来说，一个地址对应一个BYTE(8-BIT)的数据。例如一块8-BIT的NOR FLASH，假设容量为4个 BYTE。那芯片应该有8个数据信号D7-D0 和2个地址信号，A1-A0。地址0x0对应第0个 BYTE，地址0x1对应于第1BYTE，地址0x2对应于第2个 BYTE，而地址0x3则对应于第3 个BYTE对16位的 NOR FLASH芯片，或是工作在16-BIT模式的芯片来说，一个地址对应于一个HALF-WORD(16-BIT)的数据。例如，一块16-BIT的 NOR FLASH，假设其容量为4个BYTE。那芯片应该有16 个数据信号线D15-D0 和1个地址信号A0。地址 0x0对应于芯片内部的第0个 HALF-WORD，地址0x1对应于芯片内部的第1个 HALF-WORD。 FLASH一般都分为很多个SECTOR，每个SECTOR包括一定数量的存储单元。对有些大容量的FLASH，还分为不同的BANK，每个BANK包括一定数目的SECTOR。FLASH的擦除操作一般都是以SECTOR，BANK或是整片FLASH为单位的。

在对FLASH进行写操作的时候，每个BIT可以通过编程由1变为0，但不可以有0修改为1。为了保证写操作的正确性，在执行写操作前，都要执行擦除操作。擦除操作会把FLASH的一个SECTOR，一个BANK或是整片FLASH 的值全修改为0xFF。这样，写操作就可以正确完成了。

SPI NOR FLASH芯片的分类

在通信方式上Nor Flash 分为两种类型：CFI Flash和 SPI Flash，即采用的通信协议不同。

1 CFI Flash

英文全称是common flash interface,也就是公共闪存接口，是由存储芯片工业界定义的一种获取闪存芯片物理参数和结构参数的操作规程和标准。CFI有许多关于闪存芯片的规定，有利于嵌入式对FLASH的编程。现在的很多NOR FLASH 都支持CFI，但并不是所有的都支持。
CFI接口，相对于串口的SPI来说，也被称为parallel接口，并行接口；另外，CFI接口是JEDEC定义的，所以，有的又称CFI接口为JEDEC接口。所以，可以简单理解为：对于Nor Flash来说，CFI接口＝JEDEC接口＝Parallel接口 = 并行接口
特点在于支持的容量更大，读写速度更快。
缺点由于拥有独立的数据线和地址总线，会浪费电路电子设计上的更多资源。

2 SPI Flash

serial peripheral interface串行外围设备接口,是一种常见的时钟同步串行通信接口。有4线（时钟，两个数据线，片选线）或者3线（时钟，两个数据线）通信接口，由于它有两个数据线能实现全双工通信，读写速度上较快。拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从Flash中读取代码执行；可以单字节或单字编程，但不能单字节擦除，必须以Sector为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对Sector或整片进行预编程和擦除操作。如W25Q64

3 CFI Flash 和 SPI Flash 比较

SPI flash和 CFI Flash 的介质都是Nor Flash ，但是SPI 是通过串行接口来实现数据操作，而 CFI Flash 则以并行接口进行数据操作，SPI容量都不是很大，市场上 CFI Flash 最大可以做到128Mbit，而且读写速度慢，但是价格便宜，操作简单。而parallel接口速度快，容量上市场上已经有1Gbit的容量，价格昂贵。

4 NOR FLASH 工作时序

4.1NM25Q128 读操作时序图

可知读数据指令是 03H，可以读出一个字节或者多个字节。发起读操作时，先把 CS片选管脚拉低，然后通过 MOSI 引脚把 03H 发送芯片，之后再发送要读取的 24 位地址，这些数据在 CLK 上升沿时采样。芯片接收完 24 位地址之后，就会把相对应地址的数据在 CLK 引脚下降沿从 MISO 引脚发送出去。从图中可以看出只要 CLK 一直在工作，那么通过一条读指令就可以把整个芯片存储区的数据读出来。当主机把 CS 引脚拉高，数据传输停止。

4.2.NM25Q128 页写时序

在发送页写指令之前，需要先发送“写使能”指令。然后主机拉低 CS 引脚，然后通过 MOSI引脚把 02H 发送到芯片，接着发送 24 位地址，最后你就可以发送你需要写的字节数据到芯片。完成数据写入之后，需要拉高 CS 引脚，停止数据传输。

4.3扇区擦除时序图

扇区擦除指的是将一个扇区擦除。擦除扇区后，扇区的位全置 1，即扇区字节为 FFh。同样的，在执行扇区擦除之前，需要先执行写使能指令。这里需要注意的是当前 SPI 总线的状态，假如总线状态是 BUSY，那么这个扇区擦除是无效的，所以在拉低 CS 引脚准备发送数据前，需要先要确定 SPI 总线的状态，这就需要执行读状态寄存器指令，读取状态寄存器的 BUSY 位，需要等待 BUSY 位为 0，才可以执行擦除工作。接着按时序图分析，主机先拉低 CS 引脚，然后通过 MOSI 引脚发送指令代码 20h 到芯片，然后接着把 24 位扇区地址发送到芯片，然后需要拉高 CS 引脚，通过读取寄存器状态等待扇区擦除操作完成。