标签: 并行结构

从分析对比现有FFT实现技术的角度出发,选择采用基2/4/8的单步延迟FFT结构、16位的定点Q15数据表示格式,完成了一种FFT处理器的设计.通过三个选择器实现了变长度设计,同时还进行了乘法单元的优化,用Altera公司的StratixⅡ系列FPGA综合验证了其功能.最终基于Charter标准单元库的0.35μmCMOS工艺进行了实现,采用SynopsisDesignCompiler进行了综合,结果表明后仿真功能正确,在50MHz的工作频率下,完成2048、1024、512点FFT分别仅需40.94μs、20.46μs和10.22μs,达到了高速设计的目的.一种基才ＤＡＢ正交频分复用系统的变长度高速ＦＦＴ处理器的硬件设计宋连国，余宁梅，王定（西安理工大学电子工程系，陕西西安７１００４８）摘要：从分析对比现有ＦＦＴ实现技术的角度出发，选择采用基２／４／８的单步延迟ＦＦＴ结构、１６位的定点Ｑ１５数据表示格式，完成了一种ＦＦＴ处理器的设计。通过三个选择器实现了变长度设计，同时还进行了乘法单元的优化，用Ａｌｔｅｒａ公司的ＳｔｒａｔｉｘⅡ系列ＦＰＧＡ综合验证了其功能。最终基于Ｃｈａｒｔｅｒ标准单元库的０．３５肛ｍＣＭＯＳ工艺进行了实现，采用ＳｙｎｏｐｓｉｓＤｅｓｉｇｎＣｏｍｐｉｌｅｒ进行了综合，结果表明后仿真功能正确，在５０ＭＨｚ的工作频率下，完成２０４８、１０２４、５１２点Ｆ兀：分别仅需４０．９４斗ｓ、２０．４６斗ｓ和１０．２２斗ｓ，达到了高速设计的目的。关键词：ＯＦＤＭＦＦＴ并行结构基２／４／８数字音频广播（ＤＡＢ）是近几年发展起来的继调频运算的特点，而且多采用流水线结构。碟形单元式ＦＦＴ调幅之后的新一代广播体制。ＤＡＢ可以提供更优质的结构如图１所示。它的优点是控制和设计都简单。但这语音质量、更新的数据业务以及更高的频谱效率，它提种结构的设计随着科技的发展其实用价值小于研究的供的语音质量可以与ＣＤ……

针对高速数据解调器中的位同步，给出一种高速并行结构。通过实时更新滤波器系数，同时实现滤波、内插、抽取功能，滤波器组输出速率降低为符号速率。给出了滤波器系数的计算过程及具体方法，分析结果表明该并行结构有效的降低了实时运算的复杂度。

为了提高高速调制器的处理速率，给出了一种高速并行调制器的设计方案。该方案将差分编码、成形滤波等处理模块全部转化为并行结构，从而在系统主时钟频率受限的情况下进一步提高了处理速率，并对这些功能模块的实现结构进行了优化，以减少资源消耗，便于FPGA实现。测试结果表明，该方案能够显著提高调制器的处理速率。

文中基于分布式算法实现FIR数字滤波器的设计方案。该方案分为3部分，首先是利用Matlab软件产生需要的数据；使用FDATool工具包生成滤波算法所需要的系数；完成ROM查找表中数据的计算。第二部分是采用分布式算法设计基于FPGA的实现结构，完全避免了乘法运算，资源优化性高；第三部分通过对FPGA的滤波器设计方案进行仿真验证，并与使用Matlab模拟滤波算法产生的波形进行比较，两者能够达到几乎一致，得出电路设计合理，滤波效果达标的结论。