标签: 检纠错电路

对一种自刷新检纠错电路（EDAC）进行了研究与设计，并应用于单字节写操作SRAM中，提高了SRAM抗单粒子翻转效应（SEU）性能。EDAC采用hamming（12，8）编译码，实现“纠一检一”功能，数据宽度为32bit的SRAM的EDAC由4组hamming（12，8）编译码电路组成，实现单字节操作，同时最多可纠4bit错误。外围逻辑电路将EDAC电路纠错后的正确数据回写到SRAM对应的地址中，实现刷新功能，减少了SRAM的错误累积。同时，利用了Synopsys公司的EDA数字综合工具designcompiler和Cadence公司数字后端工具Encounter在130nmSilicon-On-Insulator（SOI）工艺上进行设计，并结合SRAM的verilog模型使用Cadence公司的仿真工具NClaunch仿真验证了该EDAC电路的可行性。SOI工艺具有很好的抗辐射效果，也增强了EDAC的抗SEU性能。