tag 标签: times

相关资源
  • 所需E币: 1
    时间: 2022-7-23 16:41
    大小: 1.4KB
    上传者: Argent
    RS5000Add-OnSequenceTimerwpasttimes
  • 所需E币: 1
    时间: 2022-7-23 16:28
    大小: 12.57KB
    上传者: Argent
    Flashanoutputadifferentnumberoftimesfordifferent
  • 所需E币: 4
    时间: 2019-12-24 22:57
    大小: 503.03KB
    上传者: 978461154_qq
    NewHighSpeedSwitchOffersSub-50nsSwitchingTimesNewHighSpeedSwitchOffersSub-50nsSwitchingTimesApplicationNoteDecember1993AN543.1IntroductionThespeedofasampleandholdcircuitisdirectlyrelatedtotheswitchingdeviceusedandtheoutputamplifier.ThisAnidealCMOSanalogswitchwouldexhibitsuch……
  • 所需E币: 5
    时间: 2019-12-24 20:21
    大小: 40.7KB
    上传者: 238112554_qq
    摘要:随着集成电路(Ic)加快速度,上升/下降时代的大多数脉冲和函数生成器(典型5ns)成为测量低于20ns的时间间隔不足。你可以克服这种限制与模拟交换机或先进的CMOS逻辑门,创建数字边速度更快。开通/这些开关关断时间产生非常快速上升/下降时间。单刀双掷(SPDT)开关,可以创建脉冲的高和低层次的是可编程。Maxim>AppNotes>SIGNALGENERATIONCIRCUITSSWITCHESANDMULTIPLEXERSKeywords:pulsegenerator,CMOSswitches,CMOSlogicgates,SPDTswitch,analogswitches,highspeedpulseJan31,2003generator,MAX4644,fastrise/falltimes,pull-up/pulldowndriver,SPDTanalogswitch,outputdriver,functiongenerators,fastdigitaledgeAPPLICATIONNOTE1866High-SpeedPulseGeneratorHasProgrammableLevelsAbstract:Asintegratedcircuits(ICs)speedup,therise/falltimesofmostpulseandfunctiongenerators(5nstypical)becomeinadequateformeasuringtimeintervalsbelow20ns.YoucanovercomethislimitationwithanalogswitchesoradvancedCMOSlogicgates,whichcreatefasterdigitaledges.Theturn-on/turn-offtimesfortheseswitchesproduceveryfastrise/fall……
  • 所需E币: 4
    时间: 2020-1-13 09:49
    大小: 74.72KB
    上传者: wsu_w_hotmail.com
    EMI,ESD抑制的元件及pcb設計,electronicengineeringtimes……