标签: 40nm

基于40+nm工艺的双通道数模转换器设计

基于40nm工艺MCU芯片的低功耗物理设计的研究

基于40nm工艺MCU芯片的时钟树及时序优化分析与研究

本文探讨了本土IC设计业的现状及问题，并介绍了部分企业的发展经验。……

Altera于2008年第二季度推出Stratix®IV和HardCopy®IV器件系列标志着世界上首款40-nmFPGA和业界唯一40-nmASIC无风险移植途径的诞生。Altera通过三年周密的规划和开发，并与代工线合作伙伴台积电(TSMC)协作，最终获得成功，交付定制逻辑器件展示了无可争议的产品领先优势。Altera随后于2009年第一季度发布Arria®IIGX和StratixIVGTFPGA系列，实现了业界最全面的收发器系列产品。表1所示为Altera开发世界上首款40-nmFPGA的历史过程。白皮书在40-nm工艺节点实现世界上最先进的定制逻辑器件引言Altera于2008年第二季度推出StratixIV和HardCopyIV器件系列标志着世界上首款40-nmFPGA和业界唯一40-nmASIC无风险移植途径的诞生。Altera通过三年周密的规划和开发，并与代工线合作伙伴台积电(TSMC)协作，最终获得成功，交付定制逻辑器件展示了无可争议的产品领先优势。Altera随后于2009年第一季度发布ArriaIIGX和StratixIVGTFPGA系列，实现了业界最全面的收发器系列产品。表1所示为Altera开发世界上首款40-nmFPGA的历史过程。表1.Altera40-nm器件的开发过程日期里程碑2005年第一季度Altera启动40-nmFPGA和HardCopyASIC系列开发，在40-nm工艺上开始与TSMC合作。2005年第四季度Altera的第一组9种40-nm器件测试芯片投片2006年第二季度测试芯片结构评估2007年第四季度TSMC发布产品级45-nm工艺，加强与Altera的合作。……

FPGA用户不断追求能够突出产品市场优势的新途径，对此，他们在新需求下定义了新系统。新需求一般包括增强功能、提高处理性能、降低功耗、实现定制功能，以及可编程能力等。在向更小的工艺尺寸迈进时，为满足这些需求，成熟的方法是继续提高FPGA密度。然而，迈向40nm等更小的工艺尺寸时并非一帆风顺。40-nm工艺节点的动态功耗减小了，但是，晶体管额外产生的泄漏电流使静态功耗增大(更短的栅极长度)。通过工艺方法以及可编程功耗技术等体系结构创新，Altera的40-nmStratix®IVFPGA不但增强了功能，提高了处理性能，而且还降低了功耗。本白皮书提供的基准测试数据表明，Altera®StratixIVFPGA比Virtex-5FPGA快35％，详细的体系结构分析表明，除了所提供的8-Gbps收发器之外，StratixIVFPGA的基本逻辑单元Virtex-5FPGA容纳的逻辑多1.8倍。白皮书40-nmFPGA：体系结构和性能对比FPGA用户不断追求能够突出产品市场优势的新途径，对此，他们在新需求下定义了新系统。新需求一般包括增强功能、提高处理性能、降低功耗、实现定制功能，以及可编程能力等。在向更小的工艺尺寸迈进时，为满足这些需求，成熟的方法是继续提高FPGA密度。然而，迈向40nm等更小的工艺尺寸时并非一帆风顺。40-nm工艺节点的动态功耗减小了，但是，晶体管额外产生的泄漏电流使静态功耗增大(更短的栅极长度)。通过工艺方法以及可编程功耗技术等体系结构创新，Altera的40-nmStratixIVFPGA不但增强了功能，提高了处理性能，而且还降低了功耗。本白皮书提供的基准测试数据表明，AlteraStratixIVFPGA比Virtex-5FPGA快35％，详细的体系结构分析表明，除了所提供的8-Gbps收发器之外，StratixIVFPGA的基本逻辑单元比Virtex-5FPGA容纳的逻辑多1.8倍。引言StratixIVFPGA提供680,000个逻辑单元(LE)，22Mbits内部RAM，以及1,300多个18x18乘法器，进一步增强了功能，提高了系统集成度。核心架构采用了创新的逻辑单元进行开发，即，自适应逻辑模块(ALM)，它采用MultiTrack互联体系结构进行布线，以更少的跳转实现了最大的连通度。低功耗技……

40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大，而当今系统开发人员面临的最大设计问题之一是功耗。工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗(更小的杂散电容)，但是也会增大待机功耗(增加了漏电流)——如果不采取措施来降低它。Altera认识到功耗带来的问题，积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O的低功耗创新体系结构，以及Altera®Stratix®IVFPGA实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA相比，StratixIVFPGA密度是其两倍，快35％，而总功耗低50％。白皮书StratixIVFPGA功耗管理和优势40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大，而当今系统开发人员面临的最大设计问题之一是功耗。工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗(更小的杂散电容)，但是也会增大待机功耗(增加了漏电流)――如果不采取措施来降低它。Altera认识到功耗带来的问题，积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O的低功耗创新体系结构，以及AlteraStratixIVFPGA实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA相比，StratixIVFPGA密度是其两倍，快35％，而总功耗低50％。引言随着工艺尺寸的减小，数字逻辑电路的漏电流成为当前FPGA面临的主要挑战。静态功耗增大的主要原因是各种漏电流源的增加。图1所示为随着更小逻辑门长度(绿色表示)的技术实现，这些漏电流源(蓝色表示)是怎样随之增加的。此外，如果不采取专门的功耗措施，由于较大的逻辑电容和较高的开关频率也会导致动态功耗增大。图1.在更小的工艺尺寸上，静态功耗显著增大。……

芯片制造工艺在发展过程中每一个技术节点上都面临着极大的新技术挑战。以前，摩尔定律预言业界对需求有稳步增长，总是有买家购买密度越来越高的FPGA，因此，可以逐步克服这些挑战。军事设计人员根据设计任务中数字逻辑性能(价格敏感程度)的关键程度而采用高密度逻辑器件以减小体积、重量和功耗，他们既是设计的“早期使用者”又是“追随者”，在整个设计周期中都可以发现他们的身影。随着芯片制造技术向尺寸更小的新工艺技术节点迈进，Altera等制造商和数字设计人员都需要做出有一定风险的决定。Altera要保证在合适的时间以合适的价格启动下一工艺节点，而设计人员需要的是功能和性能的提高能够抵消复杂的设计工艺和芯片交付进度所带来的风险。这些要求促使加速开发40-nm芯片，在2009年年初为军事用户提供密度更高、速度更快的收发器技术。军事用户可以放心的是，在制造设计和产品上已经采用了标准风险管理工艺。在40-nmFPGA的风险和机遇问题上与军事客户及时沟通，Altera帮助数字设计人员有效的衡量在国防电子领域采用大容量高功效器件时的风险和机遇。白皮书40nm风险可控工艺在军事应用上的优势引言芯片制造工艺在发展过程中每一个技术节点上都面临着极大的新技术挑战。以前，摩尔定律预言业界对需求有稳步增长，总是有买家购买密度越来越高的FPGA，因此，可以逐步克服这些挑战。军事设计人员根据设计任务中数字逻辑性能(价格敏感程度)的关键程度而采用高密度逻辑器件以减小体积、重量和功耗，他们既是设计的“早期使用者”又是“追随者”，在整个设计周期中都可以发现他们的身影。随着芯片制造技术向尺寸更小的新工艺技术节点迈进，Altera等制造商和数字设计人员都需要做出有一定风险的决定。Altera要保证在合适的时间以合适的价格启动下一工艺节点，而设计人员需要的是功能和性能的提高能够抵消复杂的设计工艺和芯片交付进度所带来的风险。这些要求促使加速开发40-nm芯片，在2009年年初为军事用户提供密度更高、速度更快的收发器技术。军事用户可以放心的是，在制造设计和产品上已经采用了标准风险管理工艺。在40-nmFPGA的风险和机遇问题上与军事客户及时沟通，Altera帮助数字设计人员有效的衡量在国防电子领域采用大容量高功效器件时的风险和机遇。军事用户需求FPGA军事用户有各种各样的设计需求，但主要集中在其当前设计FPGA的特性上(参见图1)。密度极高的AlteraStratixIVGXFPGA主要应用领域是雷达和电子战，以及保密通信中的大容量波形处理。这类系统越来越多的采用了数字上变频……

衡量算法、器件和可编程方法的性能是开发人员老生常谈的话题，也是高性能计算应用需要研究的问题。很难分析并理解独自进行的基准测试结果。如图1所示，基准测试已经从只注意时钟速率发展到每秒处理能力，现在还包括总体拥有成本以及能效等。由于每一种方法都基于一定的假设，设计人员和开发人员不得不对其进行评估，重点是科学置疑的前两个阶段。对于科学和军事应用，做出系统决定时，理解并使用可靠的器件基准测试结果非常重要。单独的基准测试结果还不足以帮助您做出器件选择，重要的是理解发展趋势以及影响基准测试研究结果的因素。本白皮书简要介绍一组高性能计算器件的基准测试，重点关注国家科学基金会(NSF)高性能配置计算中心(CHREC)所进行的研究。检查这些基准测试方法的目的是帮助设计人员确定哪些条件或者基准测试指标对设计而言是最重要的。这还有助于确定Altera®40-nmStratix®IVFPGA是否是军用传感器或者分子动态模型等高性能计算解决方案合适的引擎。设计灵活性虽然不列入性能基准测试，但无疑是推动FPGA解决方案发展的关键特性。高性能计算应用设计人员如果能够灵活的进行设计，不但提高了算法和存储器的利用率，而且在大吞吐量应用中，能够充分发挥计算器件的效能。白皮书评估40nmFPGADSP基准测试引言衡量算法、器件和可编程方法的性能是开发人员老生常谈的话题，也是高性能计算应用需要研究的问题。很难分析并理解独自进行的基准测试结果。如图1所示，基准测试已经从只注意时钟速率发展到每秒处理能力，现在还包括总体拥有成本以及能效等。由于每一种方法都基于一定的假设，设计人员和开发人员不得不对其进行评估，重点是科学置疑的前两个阶段。对于科学和军事应用，做出系统决定时，理解并使用可靠的器件基准测试结果非常重要。单独的基准测试结果还不足以帮助您做出器件选择，重要的是理解发展趋势以及影响基准测试研究结果的因素。图1.基准测试发展过程PrecisionReliability/recoverabilityCodeCostof……