40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大，而当今系统开发人员面临的最大设计问题之一是功耗。 工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗( 更小的杂散电容)，但是也会增大待机功耗( 增加了漏电流)——如果不采取措施来降低它。Altera 认识到功耗带来的问题，积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O 的低功耗创新体系结构，以及Altera®Stratix® IV FPGA 实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA 相比， Stratix IVFPGA 密度是其两倍，快35％，而总功耗低50％。 白皮书 Stratix IV FPGA 功耗管理和优势 40-nm 工艺要比以前包括 65-nm 节点和最近的 45-nm 节点在内的工艺技术有明显优势。最引人注目的优势之一 是其更高的集成度，半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的 提高意义非常大，而当今系统开发人员面临的最大设计问题之一是功耗。 工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗 ( 更小的杂散电容 )，但是 也会增大待机功耗 ( 增加了漏电流 )――如果不采取措施来降低它。 Altera 认识到功耗带来的问题，积极采 取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和 I/O 的低功耗创新体系结构，以及 Altera Stratix IV FPGA 实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争 FPGA 相比， Stratix IV FPGA 密度是其两倍，快 35％，而总功耗低 50％。 引言 随着工艺尺寸的减小，数字逻辑电路的漏电流成为当前 FPGA 面临的主要挑战。静态功耗增大的主要原因 是各种漏电流源的增加。图 1 所示为随着更小逻辑门长度 ( 绿色表示 ) 的技术实现，这些漏电流源 ( 蓝色 表示 ) 是怎样随之增加的。此外，如果不采取专门的功耗措施，由于较大的逻辑电容和较高的开关频率也 会导致动态功耗增大。 图 1. 在更小的工艺尺寸上，静态功耗显著增大。 ……