标签: 门电路

在数字电路的教科书里，有使用门电路制作多谐振荡器的方法。基本的思路是将一个非门的输入与输出端使用电阻相连。因非门的传输特性，会被偏置到中点达到稳态。此时非门可视为一个具有很大增益的反向放大器。使用另外一个非门，将前一个非门的输出取反注入到放大器的输入端，形成正反馈。产生振荡。使用电容作为延迟元件。使用图1所示电路时，第二个非门将输出方波，周期为 2.2R2C1。 使用multisim 仿真时，让人大跌眼镜。可以输出数十M的方波，如图2。并不是期望的结果。反复调整仿真参数，均无效。 认为是非门模型的问题。multisim仿真是没把非门当作模拟元件处理。 使用一对 P沟道和N沟道场效应管来组成非门，如图3电路。 仿真时，得到的结果与估计值一样。参与定时的电阻R4 51KΩ，C2 1μF。理论周期为：112ms。实际结果与理论值一致。 (图中红色线为输出端电压，桔色线为电容C2 或 R4下端电压)电容左端的电压变化也与分析一致。

（ 1 ）门电路   门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。   最基本的门电路有 3 种：非门、与门和或门。非门就是反相器，它把输入的 0 信号变成 1 ， 1 变成 0 。这种逻辑功能叫“非”，如果输入是 A ，输出写成 P=A 。与门有 2 个以上输入，它的功能是当输入都是 1 时，输出才是 1 。这种功能也叫逻辑乘，如果输入是 A 、 B ，输出写成 P=A·B 。或门也有 2 个以上输入，它的功能是输入有一个 1 时，输出就是 1 。这种功能也叫逻辑加，输出就写成 P=A ＋ B 。   把这三种基本门电路组合起来可以得到各种复合门电路，如与门加非门成与非门，或门加非门成或非门。图 1 是它们的图形符号和真值表。此外还有与或非门、异或门等等。     数字集成电路有 TTL 、 HTL 、 CMOS 等多种，所用的电源电压和极性也不同，但只要它们有相同的逻辑功能，就用相同的逻辑符号。而且一般都规定高电平为 1 、低电平为 0 。   （ 2 ）触发器   触发器实际上就是脉冲电路中的双稳电路，它的电路和功能都比门电路复杂，它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有 D 触发器和 J—K 触发器。   D 触发器有一个输入端 D 和一个时钟信号输入端 CP ，为了区别在 CP 端加有箭头。它有两个输出端，一个是 Q 一个是 Q ，加有小圈的输出端是 Q 端。另外它还有两个预置端 R D 和 S D ，平时正常工作时要 R D 和 S D 端都加高电平 1 ，如果使 R D =0 （ S D 仍为 1 ），则触发器被置成 Q=0 ；如果使 S D =0 （ R D =1 ），则被置成 Q=1 。因此 R D 端称为置 0 端， S D 端称为置 1 端。 D 触发器的逻辑符号见图 2 ，图中 Q 、 D 、 SD 端画在同一侧； Q 、R D 画在另一侧。 R D 和 S D 都带小圆圈，表示要加上低电平才有效。     D 触发器是受 CP 和 D 端双重控制的， CP 加高电平 1 时，它的输出和 D 的状态相同。如 D=0 ， CP 来到后， Q=0 ；如 D=1 ， CP 来到后， Q=1 。 CP 脉冲起控制开门作用，如果 CP=0 ，则不管 D 是什么状态，触发器都维持原来状态不变。这样的逻辑功能画成表格就称为功能表或特性表，见图 2 。表中 Q n+1 表示加上触发信号后变成的状态， Qn 是原来的状态。“ X ”表示是 0 或 1 的任意状态。   有的 D 触发器有几个 D 输入端： D 1 、 D 2 … 它们之间是逻辑与的关系，也就是只有当 D 1 、 D 2 … 都是 1 时，输出端 Q 才是 1 。   另一种性能更完善的触发器叫 J － K 触发器。它有两个输入端： J 端和 K 端，一个 CP 端，两个预置端： R D 端和 S D 端，以及两个输出端： Q 和 Q 端。它的逻辑符号见图 3 。 J － K 触发器是在 CP 脉冲的下阵沿触发翻转的，所以在 CP 端画一个小圆圈以示区别。图中， J 、 S D 、 Q 画在同一侧， K 、 R D 、 Q 画在另一侧。     J － K 触发器的逻辑功能见图 3 。有 CP 脉冲时（即 CP=1 ）： J 、 K 都为 0 ，触发器状态不变； Q n ＋ 1 =Qn ， J ＝ 0 、 K=1 ，触发器被置 0 ： Q n ＋ 1 =0 ； J=1 、 K=0 ， Q n+1 =1 ； J=1 、 K=1 ，触发器翻转一下： Q n ＋ 1 =Qn 。如果不加时钟脉冲，即 CP=0 时，不管 J 、 K 端是什么状态，触发器都维持原来状态不变： Q n ＋ 1 =Qn 。有的 J—K 触发器同时有好几个 J 端和 K 端， J 1 、 J 2 … 和 K 1 、 K 2 … 之间都是逻辑与的关系。有的 J － K 触发器是在 CP 的上升沿触发翻转的，这时它的逻辑符号图的 CP 端就不带小圆圈。也有的时候为了使图更简洁，常常把 RD 和 S D 端省略不画   编码器和译码器   能够把数字、字母变换成二进制数码的电路称为编码器。反过来能把二进制数码还原成数字、字母的电路就称为译码器。   （ 1 ）编码器   图 4 （ a ）是一个能把十进制数变成二进制码的编码器。一个十进制数被表示成二进制码必须 4 位，常用的码是使从低到高的每一位二进制码相当于十进制数的 1 、 2 、 4 、 8 ，这种码称为 8 － 4 － 2 － 1 码或简称 BCD 码。所以这种编码器就称为“ 10 线 -4 线编码器”或“ DEC ／ BCD 编码器”。       从图看到，它是由与非门组成的。有 10 个输入端，用按键控制，平时按键悬空相当于接高电平 1 。它有 4 个输出端 ABCD ，输出 8421 码。如果按下“ 1 ”键，与“ 1 ”键对应的线被接地，等于输入低电平 0 、于是门 D 输出为 1 ，整个输出成 0001 。   如按下“ 7 ”键，则 B 门、 C 门、 D 门输出为 1 ，整个输出成 0111 。如果把这些电路都做在一个集成片内，便得到集成化的 10 线 4 线编码器，它的逻辑符号见图 4 （ b ）。左侧有 10 个输入端，带小圆圈表示要用低电平，右侧有 4 个输出端，从上到下按从低到高排列。使用时可以直接选用。   （ 2 ）译码器   要把二进制码还原成十进制数就要用译码器。它也是由门电路组成的，现在也有集成化产品供选用。图 5 是一个 4 线 —10 线译码器。它的左侧为 4 个二进制码的输入端，右侧有 10 个输出端，从上到下按 0 、 1 、 …9 排列表示 10 个十进制数。输出端带小圆圈表示低电平有效。平时 10 个输出端都是高电平 1 ，如输入为 1001 码，输出“ 9 ”端为低电平 0 ，其余 9 根线仍为高电平 1 ，这表示“ 9 ”线被译中。     如果要想把十进制数显示出来，就要使用数码管。现以共阳极发光二极管（ LED ）七段数码显示管为例，见图 6 。它有七段发光二极管，如每段都接低电平 0 ，七段都被点亮，显示出数字“ 8 ”；如 b 、 c 段接低电平 0 ，其余都接 1 ，显示的是“ 1 ”。可见要把十进制数用七段显示管显示出来还要经过一次译码。如果使用“ 4 线 —7 线译码器”和显示管配合使用，就很简单，输入二进制码可直接显示十进制数，见图 6 。译码器左侧有 4 个二进制码的输入端，右侧有 7 个输出可直接和数码管相连。左上侧另有一个灭灯控制端 I B ，正常工作时应加高电平 1 ，如不需要这位数字显示就在 I B 上加低电平 0 ，就可使这位数字熄灭。     寄存器和移位寄存器   （ 1 ）寄存器   能够把二进制数码存贮起来的的部件叫数码寄存器，简称寄存器。图 7 是用 4 个 D 触发器组成的寄存器，它能存贮 4 位二进制数。 4 个 CP 端连在一起作为控制端，只有 CP=1 时它才接收和存贮数码。 4 个 R D 端连在一起成为整个寄存器的清零端。如果要存贮二进制码 1001 ，只要把它们分别加到触发器 D 端，当 CP 来到后 4 个触发器从高到低分别被置成 1 、 0 、 0 、 1 ，并一直保持到下一次输入数据之前。要想取出这串数码可以从触发器的 Q 端取出。     （ 2 ）移位寄存器   有移位功能的寄存器叫移位寄存器，它可以是左移的、右移的，也可是双向移位的。   图 8 是一个能把数码逐位左移的寄存器。它和一般寄存器不同的是：数码是逐位串行输入并加在最低位的 D 端，然后把低位的 Q 端连到高一位的 D 端。这时 CP 称为移位脉冲。     先从 R D 端送低电平清零，使寄存器成 0000 状态。假定要输入的数码是 1001 ，输入的次序是先高后低逐位输入。第 1 个 CP 后， 1 被打入第 1 个触发器，寄存器成 0001 ；第 2 个 CP 后， Qo 的 1 被移入 Q 1 ，新的 0 打入 D 1 ，成为 0010 ；第 3 个 CP 后，成为 0100 ；第 4 个 CP 后，成为 1001 。   可见经过 4 个 CP ，寄存器就寄存了 4 位二进制码 1001 。目前已有品种繁多的集成化寄存器供选用。   计数器和分频器   （ 1 ）计数器   能对脉冲进行计数的部件叫计数器。计数器品种繁多，有作累加计数的称为加法计数器，有作递减计数的称为减法计数器；按触发器翻转来分又有同步计数器和异步计数器；按数制来分又有二进制计数器、十进制计数器和其它进位制的计数器等等。   现举一个最简单的加法计数器为例，见图 9 。它是一个 16 进制计数器，最大计数值是 1111 ，相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J 、 K 端都接高电平 1 ，各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们：当 J=1 、 K=1 时来一个 CP ，触发器便翻转一次。在全部清零后， ① 第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1 ，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001 。 ② 第 2 个 CP 后沿，触发器 C0 又翻转成“ Q0=0 ， C1 翻转成 Q1=1 ，计数器成 0010 。 …… 到第 15 个 CP 后沿，计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。     2 ）分频器   计数器的第一个触发器是每隔 2 个 CP 送出一个进位脉冲，所以每个触发器就是一个 2 分频的分频器， 16 进制计数器就是一个 16 分频的分频器。   为了提高电子钟表的精确度，普遍采用的方法是用晶体振荡器产生 32768 赫标准信号脉冲，经过 15 级 2 分频处理得到 1 赫的秒信号。因为晶体振荡器的准确度和稳定度很高，所以得到的秒脉冲信号也是精确可靠的。把它们做到一个集成片上便是电子手表专用集成电路产品，见图 10 。     数字逻辑电路读图要点和举例   数字逻辑电路的读图步骤和其它电路是相同的，只是在进行电路分析时处处要用逻辑分析的方法。读图时要： ① 先大致了解电路的用途和性能。 ② 找出输入端、输出端和关键部件，区分开各种信号并弄清信号的流向。 ③ 逐级分析输出与输入的逻辑关系，了解各部分的逻辑功能。 ④ 最后统观全局得出分析结果。   例 1 三路抢答器   图 11 是智力竞赛用的三路抢答器电路。裁判按下开关 SA4 ，触发器全部被置零，进入准备状态。这时 Q1 ～ Q3 均为 1 ，抢答灯不亮；门 1 和门 2 输出为 0 ，门 3 和门 4 组成的音频振荡器不振荡，扬声器无声。     竞赛开始，假定 1 号台抢先按下 SA1 ，触发器 C1 翻转成 Q1=1 、 Q1=0 。于是： ① 门 2 输出为 1 ，振荡器振荡，扬声器发声； ②HL1 灯点亮； ③ 门 1 输出为 1 ，这时 2 号、 3 号台再按开关也不起作用。裁判宣布竞赛结果后，再按一下 SA4 ，电路又进入准备状态。   例 2 彩灯追逐电路   图 12 是 4 位移位寄存器控制的彩灯电路。开始时按下 SA ，触发器 C1 ～ C4 被置成 1000 ，彩灯 HL1 被点亮。 CP 脉冲来到后，寄存器移 1 位，触发器 C1 ～ C4 成 0100 ，彩灯 HL2 点亮。第 2 个 CP 脉冲点亮 HL3 ，第 3 个点亮 HL4 ，第 4 个 CP 又把触发器 C1 ～ C4 置成 1000 ，又点亮 HL1 。如此循环往复，彩灯不停闪烁。只要增加触发器可使灯数增加，改变 CP 的频率可变化速度。    

用 mos 管搭出一个二输入与非门 画出 NOT,NAND,NOR 的 电路 . 画出 CMOS 的图 , 画出 tow-to-one mux gate 用一个二选一 mux 和一个 inv 实现异或 左图为异或门，右图为同或门 画出 Y=AB+C 的 cmos 电路图   用逻辑们和 cmos 电路实现 ab+cd 画出 CMOS 电路的晶体管级电路图 , 实现 Y=AB+C(D+E） 利用 4 选 1 实现 F(x,y,z)=xz+yz'.

FPGA作为一种高新的技术，已经逐渐普及到了各行各业，无论是消费类、通信类、电子行业都无处不在它的身影，从1985年第一颗FPGA诞生至 今，FPGA已经历了将近20多个年头，从当初的几百个门电路到现在的几百万门、几千万门……，从原来的上千元的天价到现在几元的超低价，可谓是出现了翻 天覆地的变化。所以当前正是学习FPGA的最好时机，无论是社会的需求也好，还是技术的成熟度也好，已经达到了前所未有的高度，我们可以花更少的成本，并 以最快的速度掌握一种新的前沿技术，对我们的未来发展将会是非常大的帮助。 作为一个FPGA的初学者必须要了解以下几个问题：什么是FPGA？为什么要学习FPGA？如何去学FPGA？   1.1 什么是FPGA？      FPGA是Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA诞生于1985年，当时第一个FPGA采用2μm工艺，包含64个逻辑模块和85000个晶体管，门数量不超过1000个，由名为Ross Freema所发明，当时他所创造的FPGA被认为是一个不切实际发明，他的同事Bill Carter曾说：“这种理念需要很多晶体管，并且那时晶体管是非常珍贵的东西。”，所以人们认为Ross的想法过于脱离现实。但是Ross预计：根据摩 尔定律（每18个月晶体管密度翻一翻），晶体管肯定会越来越便宜，因此它就越来越常见。在短短的几年内，正如Ross所预言的，出现了数十亿美元的现场可 编程门阵列（FPGA）市场。但是可惜的是，他无法享受这一派欣欣向荣的景象，在19***Ross Freeman就与世长辞了，但是它的发明却持续不断地促进电子行业的进步与发展。 我们都知道构成数字逻辑系统最基本的单元是与门、或门、非门等，而他们都是用三极管、二极管和电阻等元件构成，然后与门、或门、非门又构成了各种触发器， 实现状态记忆，FPGA属于数字逻辑电路的一种，同样由这些最基本的元件构成。一个FPGA可以将上亿个门电路组合在一起，集成在一个芯片内，打破以往需 要用庞大分立门电路元器件搭建的历史，不仅电路面积、成本大大减小，而且可靠性得到了大幅度的提升。 一般的FPGA内部是由最小的物理逻辑单位LE、布线网络、输入输出模块以及片内外设组成，所谓的最小物理逻辑单元是指用户无法修改的、固定的最小的单 元，我们只能将这些单元通过互联线将其连接起来，然后实现用户特定的功能。一个LE由触发器、LUT以及控制逻辑组成，可以实现组合逻辑和时序逻辑；随着 FPGA集成度的不断增加，其内部的片内外设也越来越多，内部可集成SRAM、Flash、AD、RTC等外设，真正实现单芯片解决整个系统功能的目的。 所以我们所理解的FPGA最底层是一些实实在在的门电路构成，然后由门电路构成最小的物理逻辑单元，然后通过布线层将这些最小物理逻辑单元连接成用户需要 的特定功能，我们所需要控制的是布线层之间的互连开关，这也是我们编程的对象，通过这些开关来改变功能。 当今的FGPA按工艺分主要有SRAM工艺和Flash工艺（工艺是针对它们的编程开关来说的）两类，SRAM工艺的FPGA最大的特点是掉电数据会丢 失，无法保存，所以它们的系统除了一个FPGA以外，外部还需要增加一个配置芯片用于保存编程数据，每次上电的时候都需要从这个配置芯片将配置数据流加载 到FPGA，然后才能正常的运行；但是Flash架构的FPGA掉电不会丢失数据，无需配置芯片，上电即可运行，它的特点非常类似ASIC，但是又比 ASIC更加的灵活，可以重复编程。在一些小规模的公司或者产品量不是很大的时候往往更倾向于用FPGA来取代ASIC，不仅能够降低风险，而且能够降低 成本。 1.2  为什么要学习FPGA？ FPGA从诞生以来，经历了从配角到主角的过程，从初期开发应用到限量生产应用再到大批量生产应用的发展历程。从技术上来说，最初只是逻辑器件，现在强调 平台概念，加入数字信号处理、嵌入式处理、高速串行和其他高端技术，从而被应用到更多的领域，正因为其飞速的发展，让更多学FPGA的人看到了希望，其广 阔的前景正是我们选择的原因之一。  1． 广阔的发展前景 据市场调研公司Gartner Dataquest预测，2010年FPGA和其它可编程逻辑器件(PLD)市场将从2005年的32亿美元增长到67亿美元，未来还将有不断往上增长的 趋势。FPGA及PLD产业发展的最大机遇是替代ASIC和专用标准产品(ASSP)，由ASIC和ASSP构成的数字逻辑市场规模大约为350亿美元。 由于用户可以迅速对PLD进行编程，按照需求实现特殊功能，与ASIC和ASSP相比，PLD在灵活性、开发成本以及产品及时面市方面更具优势，所以未来 FPGA将会是一个非常有前景的行业。 FPGA由于其结构的特殊性，可以重复编程，开发周期较短，越来越受人们的青睐，它的特点也更接近ASIC，ASIC比FPGA最大的优势是低成本，但是 FPGA的价格现在也是越来越低，例如：Actel的Nano系列更是打破了FPGA的价格屏障，提供超过50种低于1美金的FPGA，在一定程度上已经 可以与ASIC相抗衡。 根据当前发展的趋势，未来的FPGA势必将会取代一部分ASIC的市场，虽然根据摩尔定律(Moore’s Law)：每18至24个月能在相同的单位面积内多挤入一倍的晶体管数，这意味着电路成本每18至24个月就可以减半，但这只是指裸晶(Die)的成本， 并不表示整个芯片的成本减半，这是由于晶圆制造更前端的掩膜(Mask)成本、晶圆制造更后端的封装(也称为：构装、包装)成本、人力成本等都不会随摩尔 定律而变化，反而芯片的成本有上升的趋势，所以过去许多中、小用量的芯片无法用先进的工艺来生产，对此不是持续使用旧工艺来生产，就是必须改用FPGA芯 片来生产…… 因此，未来的趋势告诉我们，FPGA将成为21世纪最重要的高科技产业之一，特别是国内的FPGA市场，更是一个“未开垦的**地”，抓住现在的机遇意味着为我们将来的产品提供更多的竞争力。 2． 提供更多就业机会     虽然FPGA市场的广阔，但是FPGA的技术人员是极度地缺乏，其原因是还未得到高校的重视，很多学校都未开FPGA的课程，导致学生毕业后连什么是 FPGA，什么是Verilog都不知道，失去了很多就业的机会。我们公司(广州单片机发展有限公司)这三年来跑遍了全国22个城市，每次宣讲会场里场外 都站满了人，每个学生都渴望寻找一份好工作的心情由此可见一斑，但通过考试发现懂FPGA和Verilog的学生却寥寥无几，尽管我们每年都对招聘 FPGA人才寄予了很大的希望，但每次都失望而归，深深地体会到招聘FPGA开发工程师困难重重。 由此可见在应届毕业生中熟练掌握FPGA的学生属于稀缺资源，然而企业为培养FPGA开发工程师无不付出沉重的代价，所以对于在校电类专业的学生来说，这 就是打造个人差异化竞争力的机会，事实上只要掌握FPGA就能够找到一份薪水更好的工作。我们公司每次在考核员工时往往都会特别关注这些“特殊员工”的情 况，一般来说这些员工的工作都会比其它岗位高500元，这就是学习FPGA的优势，但是很多人不曾完全意识到掌握FPGA技术的重要性。 当前受金融危机的影响，对学生的就业更是巨大的考验，据教育部的统计，2008年，全国普通高校毕业生达559万人，比2007年增加64万人，2009 年高校毕业生规模达到611万人，比2008年增加52万人，如此多的大学生面临着就业的问题，如果不具备一定的技能，将会淹没在大学生的潮流之中而找不 到理想的工作，而学习FPGA可以帮助学生多一技之长，大大提高就业的机会。 3．具有更大的技术扩展空间      我们都知道，以前IC半导体产业一直是国内比较薄弱的产业，与国外的发展步伐相比还差甚远，我们所用的IC大部分都来自欧美地区，国内拥有自主产品的IC 技术不多，多半需要引进国外先进的IC设计技术，但是自2000年以来，中国大陆的IC设计企业如雨后春笋般迅速涌现，企业数量5年增加了4倍 多，2005年已经达到500多家，销售收入过亿元人民币的设计企业达到17家，其中两家超过5亿元。概括地讲，中国的IC设计公司可以分为四类，第一类 是国有IC设计公司，一般是承担政府研发任务的研究所转制后设立；第二类是由系统厂商的设计部门独立出来的IC设计公司；第三类是民营IC设计公司，以海 归型为主；最后一类是外资IC设计公司。 所以IC设计也是未来发展的一个重点方向，将会是国家大力扶持的产业之一，而IC的设计人员所必须掌握的是FPGA的技术，在芯片流片之前都是通过 FPGA来进行前期的设计验证，用的语言也是FPGA的设计语言，只是在后端的设计中才用到IC设计的特定技术，所以IC设计人员必定是懂得FPGA设计 的人，掌握FPGA的技术是通往IC设计殿堂的必经之路，学习FPGA有助于给我们更大的技术扩展空间。 1.3 怎样学FPGA？     既然FPGA对我们如此的重要，那对于初学者的我们又应该如何去学呢？学习一样知识应该有好的老师教导，我们才能更快的掌握，可惜的是大部分的学校未开相 关的课程，也缺少相关专业的老师，我们如何能够找到一个捷径或方法帮助我们学会这么极具竞争力的技术，让我们通向成功的殿堂呢？笔者觉得应该需要有步骤， 有目的、循序渐进地掌握相关的技术，我们公司从原来的1人的FPGA团队，发展到如今30人左右的FPGA团队，有着一些成长的经历和经验，也希望在此能 与大家一起分享。 1． 掌握FPGA编程语言     在学习一门技术之前我们往往从它的编程语言开始，就如学习单片机一样，我们从C语言开始，掌握了C语言，开发单片机就不是什么难事了。学习FPGA也是如 此，FPGA的编程语言有两种：VHDL和Verilog，这两种都适合用于FPGA的编程，VHDL比Veirlog早出现，由美国的军方组织开发，在 1987年成为了IEEE的标准；Verilog则是由民间一家普通的公司私有财产转化而来，基于其优越性，在1995成为了IEEE标准。VHDL在欧 地区应用的较为广泛，而Verilog在中国、美国、日本、台湾等地应用较为广泛，笔者比较推崇的是Verilog，因为它非常易于学习，很类似于C语 言，如果具有C语言基础的人，只需要花很少的时间便能掌握Verilog，而VHDL较为抽象，学习需要一段较长的时间。 如果是学生，学习Verilog最好的时期是在大学二年级，与数字电路同步学习，不仅能够理解数字电路实现的方式，更能通过FPGA将数字电路得以实现， 笔者发现华中科技大学康华光教授主编的《电子技术基础（数字部分）》非常好，可以说是一本与时俱进的教材，在其中介绍了Verilog语言，并且在每一章 的最后一节都介绍了如何使用Verilog建模实现相关数字电路的内容，非常适合大二学习FPGA的学生，本书同样以《电子技术基础（数字部分）》为背 景，并与该书进行配套同步，在它的基础上进行了升华和改进，源于它而又高于它，所以也可以同步学习。大三、大四的学生还可以进一步将Verilog进行强 化，学习北京航天航空大学的夏宇闻教授编写的《Verilog数字系统设计教程（第二版）》可以比较全面地、详细地掌握Verilog的基本语法，对大二 学习的内容进一步的巩固和强化。 如果是其他初学者，可以直接借助《Verilog数字系统设计教程（第二版）》和本书即能对Verilog的语法进行全面的掌握。这是学习FPGA的第一步，也是必不可少的一步。 2． 一个易学易用的硬件平台是成功的一半      除了学习编程语言以外，更重要的是实践，将自己设计的程序能够在真正的FPGA里运行起来，这时我们需要一个硬件平台的支持，然后以前的FPGA硬件平台 的价格让很多的初学者望而却步，上千元的价格并不是一般的初学者（特别是学生）能够承受的，而且不易学习。针对这样的现状，也是为了回馈社会，帮助更多想 学FPGA又没有经济能力的爱好者，广州周立功单片机发展有限公司开发了一套低成本的FPGA开发套件，售价仅99元，即使是学生也是完全能够承受得起， 这款开发套件可以说是根本不赚钱，我们不仅要提供硬件电路，我们还得配套提供一系列教程资料。 过去的一年来，我们一共投入了4位开发工程师围绕EasyFPGA030开展工作，翻译全部开发工具软件技术资料，先自己吃透然后再根据自己的理解、实践 和多次讨论，将技术资料通俗化，并且录制了第一个“Actel FPGA快速入门视频教程”供初学者免费下载，便于初学者快速入门，当第一版做出来销售1000套之后，才发现初学者的焊接经验不足，于是又开始设计第二 版，这就是目前大家在网站上见到的一体化EasyFPGA030开发学习板。为了能够带给大家最准备、最权威的知识，我们还请了国内第一个EDA创始人之 一的夏宇闻教授给我们进行Veirlog的培训，培训完后我们制作一系列Veirlog视频教程和PPT供初学者学习，同样免费提供给大家。同时，我们和 夏老师一起共同合作编写了本书，目的是希望能够以最快的速度帮助初学者入门，另外我们还有一个30人的团队全面的提供FPGA的技术支持和售后服务，解决 用户的后顾之忧。 所以通过EasyFPGA030的平台学习，不仅节约了前期学习的成本，而且该套件详实的资料使得非常的易用易学，对于初学者来说是一个不可多得的FPGA开发平台。 3． 技术进行巩固和升华     对于初学者来说，有了一定基础后，应该将其继续的巩固和升华，笔者认为竞赛是学生进行验证所学知识很好的舞台，不仅能够锻炼学生的动手能力，而且能够发挥学生的创造力和想象力。 广州周立功公司已经成功举办了两届“Actel杯全国大学生FPGA电子竞赛”，参加的队伍分别是100队和300队，每支队伍都将免费获得价值1480 元的一套FPGA开发套件作为竞赛的平台，竞赛完后该套件无需退回，而且设置了最高5000元的奖金，这种举措对公司来说只有投入，很难看到产出，但是我 们还坚持做了，主要是想给学生提供施展才华的舞台，让更多的人了解FPGA，学会FPGA，2009年我们又将启动了第三届竞赛，将队伍扩大到1000 支，给更多的人提供机会，我们的目标就是要将创新教育实践活动进行到底，培养出一批又一批适合企业发展的人才。 1.4  小结      综上所述，我们只有了解了什么是FPGA，为什么要学习FPGA，怎么学习FPGA后，我们才能非常有目的、有计划的去掌握这门技术，我相信通过我们的共同努力，一定能够培养出一批又一批优秀的FPGA人员。 作者：刘银华