所需E币: 4
时间: 2019-12-28 21:41
大小: 225.35KB
基于低噪声放大器设计原理,从噪声、线性度、阻抗匹配等方面详细讨论了低噪声放大器的设计.电路采用TSMC0.18μmCMOS工艺进行设计,利用ADS2005A对电路进行谐波平衡、S参数分析及双音测试,结果表明,其噪声系数为1.795dB,正向增益为17.35dB,IIP3约为-1.43dBm,功耗约8.96mW.集成电路应用AppIicatiOn0fInteg陋tedCircuits2.4GHz0.18IJLmCM0S低噪声放大器分析与设计王宁章,周长川(广西大学计算机与电子信息学院,广西南宁530004)摘要:基于低噪声放大器设计原理,从噪声、线性度、阻抗匹配等方面详细讨论了低噪声放大器的设计。电路采用髑MCO.18斗mCMOS工艺进行设计,利用ADS2005A对电路进行谐波平衡、S参数分析及双音测试,结果表明,其噪声系数为1.795dB,正向增益为17.35dB,IIP3约为一1.43dBm,功耗约8.96mW。关键词:低噪声放大器(LNA)线性度匹配现代无线通讯设备不断向着低成本、便携式的方向发展。而传统的射频集成电路主要采用‰h工艺,成本较高,且集成度很低。随着CMOS工艺的进步,已经能够满足射频集成电路的要求,基于CMOS工艺的射频集成电路设计成为近年来的研究热点。低噪声放大器(LNA)是射频接收机前端的关键模块,应用中要求其必须提供足够的增益以抑制后续级模块的噪声,提供良好的线性度,使其在较大的信号动态范围内正常工作。同时必须要有优异的噪声性能,这几乎决定整个接收机的噪声性能的优越程度。通常采用CMOS工艺设计低噪声放大器(LNA)时,需要在增益、噪声、线性度、功耗、阻抗匹配等指标之间权衡。本文针对LNA的噪声、线性……