基于低噪声放大器设计原理,从噪声、线性度、阻抗匹配等方面详细讨论了低噪声放大器的设计.电路采用TSMC 0.18μm CMOS工艺进行设计,利用ADS2005A对电路进行谐波平衡、S参数分析及双音测试,结果表明,其噪声系数为1.795dB,正向增益为17.35dB,IIP3约为-1.43dBm,功耗约8.96mW. 集成电路应用 ＡｐｐＩｉｃａｔｉＯｎ ０ｆ Ｉｎｔｅｇ陋ｔｅｄ Ｃｉｒｃｕｉｔｓ ２．４Ｇ Ｈｚ ０．１ ８ＩＪＬｍ ＣＭ ０Ｓ低噪声放大器分析与设计 王宁章，周长川 （广西大学计算机与电子信息学院，广西南宁５３０００４） 摘要：基于低噪声放大器设计原理，从噪声、线性度、阻抗匹配等方面详细讨论了低噪声放大器 的设计。电路采用髑ＭＣ Ｏ．１８斗ｍ ＣＭＯＳ工艺进行设计，利用ＡＤＳ２００５Ａ对电路进行谐波平衡、Ｓ参数 分析及双音测试，结果表明，其噪声系数为１．７９５ｄＢ，正向增益为１７．３５ｄＢ，ＩＩＰ３约为一１．４３ｄＢｍ，功耗约 ８．９６ｍＷ。 关键词：低噪声放大器（ＬＮＡ）线性度匹配 现代无线通讯设备不断向着低成本、便携式的方向 发展。而传统的射频集成电路主要采用‰ｈ工艺，成本 较高，且集成度很低。随着ＣＭＯＳ工艺的进步，已经能够 满足射频集成电路的要求，基于ＣＭＯＳ工艺的射频集成 电路设计成为近年来的研究热点。低噪声放大器（ＬＮＡ） 是射频接收机前端的关键模块，应用中要求其必须提供 足够的增益以抑制后续级模块的噪声，提供良好的线性 度，使其在较大的信号动态范围内正常工作。同时必须 要有优异的噪声性能，这几乎决定整个接收机的噪声性 能的优越程度。 通常采用ＣＭＯＳ工艺设计低噪声放大器（ＬＮＡ）时， 需要在增益、噪声、线性度、功耗、阻抗匹配等指标之间 权衡。本文针对ＬＮＡ的噪声、线性……