标签: 可测性设计

基于MCU的可测性设计与实现

DSP可测性设计及测试方法研究

数模混合信号芯片的测试与可测性设计研究

16位定点DSP“ES51D16”的可测性设计

16位定点DSP“ES51D16”的可测性设计

16位定点DSP“ES51D16”的可测性设计资源大小：2.46MB[摘要]随着集成电路的设计规模不断扩大和设计周期的逐渐缩短，系统芯片(soC，systemon_a_C11ip)设计已成为芯片设计的主流。可测性设计因其能够显著减少测试开销、提高设计的可测性而受到广泛的关注，因此，SoC的可测性设计必然成为芯片设计的焦点之一。本文在深入研究S

PCB可测性设计检测

可测性设计及其在IC设计中的作用……

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法.针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现.通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现.基于边界扫描技术的数字系统测试研究倪军１’２，杨建宁２（１．皖西学院机械与电子工程系，安徽六安２３７０１０；２．江苏大学电气信息工程学院，江苏镇江２１２０１３）摘要：介绍了支持ⅡＡＧ标准的ＩＣ芯片结构、边界扫描测试原理以及利用边界扫描技术控制ＩＣ芯片处于特定功能模式的方法。针对ＩＣ芯片某种特定的功能模式给出了设计思路和方法，并用两块ｘｃ９５７２ｐｃ８４芯片互连的ＰＣＢ板为例进行设计分析和实验实现。通过实验实现，体现了边界扫描技术易于电路系统调试和方便系统设计的特点，且设计的系统控制逻辑简单方便，易于实现。关键词：边界扫描测试ＩＥＥＥｌｌ４９．１标准（ＪＴｌｌＡＧ标准）可测性设计集成电路当今，微电子技术已经进入超大规模集成电路（ＶＬ―扫描链ＳＩ）时代。随着芯片电路的小型化及表面封装技术（ＳＭＴ）和电路板组装技术的发展，使得传统测试技术面临着巨大的挑战。在这种情况下，为了提高电路和系统输的可测试性，联合测试行动小组（ＪＴＡＧ）于１９８７年提出……

《PCB可测性设计》……

随着超大规模集成电路(VLSI)、表面安装器件(SMD)、多层印制电路板(MPCB)等技术的发展,电路板的常规测试方式面临挑战.介绍了边界扫描技术及边界扫描测试的基本原理,提出了一种基于边界扫描技术的测试系统方案及其实现,并着重介绍了JTAG总线控制器的设计.……