标签: cpld

起源与基础 20 世纪 60 年代 ：可编程逻辑设备（PLD）的概念出现，一种被称为 “重构能力” 的芯片的可编程性吸引了许多工程师和学者。 20 世纪 70 年代 ：最早的可编程逻辑器件 PLD 诞生，其输出结构是可编程的逻辑宏单元，它的硬件结构设计可由软件完成，设计比纯硬件的数字电路更灵活，但结构简单，只能实现小规模电路。 诞生与发展 20 世纪 80 年代中期 ：为弥补 PLD 只能设计小规模电路的缺陷，复杂可编程逻辑器件 CPLD 被推出，它具有更复杂的结构，能够实现较大规模的电路设计。 1988 年 ：Altera 推出了第一个 CPLD 系列 MAX 5000。 1990 年 ：Actel 发布了 ProASIC 系列的 CPLD。 进一步发展与竞争 1993 年 ：Lattice Semiconductor 推出了 ECP 1 系列的 CPLD。 1995 年 ：Xilinx 推出了 Spartan 系列的 FPGA，与 CPLD 形成竞争态势 。FPGA 具有更高的灵活性和可扩展性，在一些对资源需求较大、设计复杂度较高的应用中逐渐占据优势，这也促使 CPLD 不断改进和优化以保持竞争力。 持续演进与拓展 2000 年 ：Altera 推出了 Stratix 系列的 FPGA，进一步加剧了与 CPLD 的竞争。 2005 年 ：Microchip 收购了 Actel，这一事件对 CPLD 市场格局产生了一定影响。 2010 年 ：Lattice Semiconductor 推出了 Mach XO 系列的 CPLD。 技术融合与创新 随着半导体工艺技术的不断进步，CPLD 的集成度和性能得到了显著提升，能够实现更复杂的逻辑功能，满足更多领域的需求。 设计工具和编程语言的发展也为 CPLD 的设计提供了更高效、更灵活的手段，缩短了设计周期，降低了设计难度，使得 CPLD 在产品原型设计和小批量生产等方面的优势更加突出。

对于现代电气工程来说，专用集成电路（ ASIC ）形成了一组多样化的集成电路（ IC ），帮助设计师优化复杂的电子设备。 曾经有一段时间，分立元件（主要是电阻器、电容器、电感器、晶体管和二极管）足以满足许多电气设计项目的需要。如今，很少能看到一块电路板没有至少一个 IC ，而且电路板上布满各种形状和尺寸的 IC 也很常见。 IC 在现代电气工程中的巨大普及与工程师可以轻松找到、评估、购买和实施的大量微芯片密切相关。然而，现成的 IC 有时无法提供通往优化解决方案的直接途径，在这种情况下，工程师可能会考虑使用 ASIC 。 什么是专用集成电路？如何定义专用集成电路？ 没有关于 ASIC 确切含义的官方声明，而且许多电子专业人士可能并不总是就 ASIC 到底是什么或特定组件是否应归类为 ASIC 达成一致。定义是 ASIC 的一个很好的起点： “使用基于单元的技术为特定客户、应用或市场设计的集成电路，其中必要的功能块从单元库中提取、互连和仿真以提供所需的系统功能和性能水平。该定义不包括使用传统“定制”设计技术设计的 IC 。” 该定义的第一部分 ——为特定客户、应用或市场设计的 IC ——是对该术语的更广泛且可能更普遍的理解。但是，定义的第二部分很有帮助，因为它将“ ASIC ”与简单的“定制 IC ”区分开来。如果 ASIC 与定制 IC 相同，为什么我们需要 ASIC 这个术语？ 完整定义将 ASIC 标识为提供定制功能但不需要完全定制设计过程的 IC 。相反，定制功能是通过类似于 PCB 设计的过程实现的。在绘制原理图时，我们会从库中取出元件并将它们互连，有时我们会通过仿真来验证部分原理图。对于 ASIC ，设计人员从库中获取功能块，将它们互连，并通过仿真验证功能和性能。 例如，图 1 显示了一个 ASIC ，它结合了标准数字信号处理器 (DSP) 内核和客户预期应用所需的附加电路。 图 1 带有 DPS 的 ASIC 示例 ASIC 中的“特定应用”是什么意思？ ASIC 中的“特定应用”一词可能有些误导。在当前的电气工程用语中，“应用”通常是指电气设备的实际用途。换句话说，电气设备的应用回答了以下问题：什么样的有用工作这个设备是用来执行的吗？ 例如，在他关于滤波器的介绍性文章中， Nick Davis 解释说滤波器应用包括无线电通信、直流电源和音频电子设备。这意味着滤波器电路在旨在实现无线通信、生成可靠电源电压或再现高质量声音的模块或系统中非常有用。 事实证明，专用集成电路通常并不特定于特定应用，或者至少它们不限于特定应用。例如，一个高度集成的数据转换器 ASIC 可能主要是为医学成像应用而设计的，但同样的设备完全有可能同样适用于工业视频处理或多通道汽车传感器网络。我们甚至可以想到一些更通用的东西，例如片上系统 (SoC) ASIC ，它最初是为智能手机设计的，但包含了足够的功能，可以在各种应用中取得成功。 因此，我认为术语特定于任务的集成电路 (TSIC) 或特定于功能的集成电路 (FSIC) 会更准确。不过， TSIC 和 FSIC 肯定不会像 ASIC 那样顺口溜。一般来说， ASIC 的设计使得一个芯片可以有效地执行特定的任务组合。即使特定应用程序最初需要这种任务组合，也可能存在各种其他应用程序，在这些应用程序中，这种 ASIC 将是现成 IC 的有效且理想的替代品。 ASIC 设计周期 即使借助单元库中的功能块，设计和验证定制 IC 也不是一件容易的事。如果设计人员无法在现成的 IC 中找到所需的功能或性能，第一个解决方案通常是“继续寻找”。如果困难仍然存在，可编程逻辑—— 现场可编程门阵列 (FPGA) 或复杂可编程逻辑器件 (CPLD) ——可能是一个合理的选择。 在制造单个芯片之前， ASIC 开发可能需要数月甚至数年的劳动力和数百万美元的一次性工程 (NRE) 成本。因此，对于具有苛刻性能要求的大批量项目，管理层通常可以证明 ASIC 开发所涉及的时间和金钱是合理的。如果体积足够大， ASIC 实际上可以在经济上变得有利。总体生产成本降低，因为组件和组装成本的降低足以补偿摊销 ASIC 开发成本的增加。图 3 中可以看到一个示例细分。 图 2 该图将基于 ASIC 的开发成本与基于可编程逻辑的开发成本进行比较。如您所见，随着产量的增加， ASIC 方法最终实现了更低的总生产成本。 下面的列表传达了 ASIC 设计项目的主要部分。 系统要求和其他相关约束用于制定 ASIC 的规范。 规范为创建高级架构设计提供了框架。 高层架构被实现为低层逻辑。与 FPGA 和 CPLD 一样，硬件描述语言（ VHDL 和 Verilog ）已成为 ASIC 设计的重要工具。 该设计经过测试以验证功能和时序。 逻辑设计必须转化为物理布局。 验证物理布局后，项目就可以进行流片和制造了。 成功制造和封装后， ASIC 可以进行电气测试并集成到原型中进行实验室和现场测试。 图 3 ASIC 图示 此图传达了英特尔和谷歌开发的 ASIC 的高级架构。它是“云和通信服务提供商”的“可编程网络设备”。这只是经过 ASIC 设计过程的设备的一个示例。 总而言之， ASIC 是高性能和大容量电子设备的重要补充，这些电子设备无法使用现成的组件进行优化设计。 关注公众号“优特美尔商城”，获取更多电子元器件知识、电路讲解、型号资料、电子资讯，欢迎留言讨论。

         看到身边很多搞射频的朋友，头发都白的很快，也不知道所困，最近也是被流行性感冒困扰快一周了，博客也停止未发表，实在对不起关注我的朋友，希望各位，加强锻炼身体，了解自己工作危害，注意防范，身体健健康康。          具体我想好了有如下2篇文章可以写，MCU + CPLD电路设计，MCU 地址复用原理。其他的文章待自己学习之后明白再写~~~     Remark:欢迎各位 踊跃发表自己感受电子对身体伤害及怎么预防，此博文算是收集各位信息之用，留给大家做参考，加强注意身体调养。  

         开发的一款液晶驱动器，接收MCU过来的指令和数据进行图像显示。使用了一片可编程（带使能和PWM调节控制）的背光芯片。在CPLD设计中，上电复位状态将背光使能拉低（关闭），直到MCU端发送开显示指令后才会将背光使能拉高（开启）。          遇到的问题是这样，一上电原本背光是关闭的，直到MCU发出指令后才会开启，但是一上电（按下开关），背光闪烁了一下。效果就像闪光灯一样，也就是说，上电瞬间，背光开启又关闭，然后再开启。试着改变上电延时启动背光时间以及不同的电路板，发现都会出现类似的问题，排除代码设计问题和电路板本身的问题。 开始的时候，没有动用示波器，只是以为CPLD在上电后复位结束前的这段时间内控制背光使能信号的引脚出于三态，使能引脚对于这个三态（类似悬空）也有可能被开启。因此，猜想在背光芯片的输入端所使用的10uF电容是否太小，如果加大这个电容应该就可以大大延缓背光芯片的输入电压的时间，从而即便在复位结束后一段时间内，使能管脚仍然无法正常使能背光。这个想法确是也没有什么问题，于是并了一个10uF，效果不是那么明显，再并了一个100uF大大家伙，问题解决了。不过充电长放电也长，关闭后短时间内若再开启，现象仍然复现，问题搁浅，加大电容不是办法。 询问了背光芯片的原厂商，提出了CPLD在上电初始是高电平的解释。拿来示波器一看，确是在CPLD的复位信号刚刚上升的时候（0.5V以下），连接到背光使能的IO脚出现了一个短暂的高脉冲，这个高脉冲维持了大约250us，感觉很蹊跷，为什么复位期间IO脚出现如此的高脉冲呢？于是再找了另一个IO脚对照，一摸一样的波形。然后找了同一个BANK的VCCIO同时捕获，VCCIO上升后不久就看到那个IO脚上升，上升的波形也几乎一致。挺纳闷的，为什么CPLD在上电初始复位之时IO出现一个短暂的高脉冲呢？是电路的干扰吗？不像，于是找来Altera的FAE，一句话解决问题：Altera CPLD的IO在上电后复位前处于弱上拉状态。也难怪出现这个高电平，而且对背光产生了作用。弱上拉已成事实，那解决的办法有一个，加个下拉，电阻要远小于上拉。而看看电路，原本就有一个推荐的100K下拉电阻在呢？思考了一下，为什么不起作用呢？而且采到的高电平还是直逼3.3V呢。是不是那个弱上拉比100K小得多呢？不知道，但是换了10K的下拉后，问题解决了，无数次开关看不到闪屏现象了。再次采样，那个IO的输出不到0.33V，这么看若上拉该有100K以上吧？而和下拉100K时的压值算算还挺让人摸不着头脑的。但，这个问题也许是和负载有关吧。不过，让特权同学记住了一点，CPLD上电后复位前的IO处于弱上拉。  

The response regarding the creation of a periodic table for programmable logic is overwhelming. Several readers gave many useful suggestions. So, what I've done is to go through all of the offerings thus far – and add a few of my own – and to generate a combined list as shown toward the end of this blog.   You would not believe how long it's taken me to create a large version of this table containing all of the data thus far. You can see the current state of the full up version by clicking the following link: www.clivemaxfield.com/area51/periodic-table-prog-logic-v1.jpg Note that I'm not 100% happy about all of the items we have thus far. For example 8 = O = Output and 53 = I = Input are a little tame (but the only thing I could come up with was 8 = O = "Oh My Gosh!" ). Also 24 = Cr = Achronix is a bit of a push, but I can't think of anything better. As you will see, there are still quite a few blank spaces. What about "Bah, Humbug!" for 56 = Ba ? And I really think we can do better than 64 = Gd = Good . Also, although Xilinx came out of this quite well insofar as their FPGA families got a lot of mentions, we don't actually have one for their company name (any ideas?). Anyway, it would be great if you could take the time to check out the following list. Can you think of anything to fill in the blanks? Also note that we aren't locked into any of the existing items – if you can think of a better entry for any of these please let me know by adding a comment to the bottom of this blog (please, Please, PLEASE give the element number and symbol along with your proposed definition ... if you just say something like "U = You Idiot" it can take me ages to find the "U" box in the table). OK, the current list is as follows: 1 H = HardCopy 2 He "...doesn't pass the laugh test" 3 Li = ??? 4 Be = Bit Error Rate 5 B = Byte 6 C = CPLD 7 N = No NRE 8 O = Output 9 F = FPGA 10 Ne = Negative Edge 11 Na = NAND 12 Mg = Multi-Gigabit Transceiver 13 Al = Altera 14 Si = SiliconBlue 15 P = PSoC 16 S = Slack 17 Cl = Configurable Logic 18 Ar = Artix 19 k = Kintex 20 Ca = Carry Chain 21 Sc = ??? 22 Ti = Timing Analysis 23 V = Virtex 24 Cr = Achronix 25 Mn = ??? 26 Fe = Feedback 27 Co = Core 28 Ni = Nios 29 Cu = ??? 30 Zn = ZYNQ 31 Ga = Genetic Algorithm 32 Ge = Gigabit Ethernet 33 As = Asynchronous 34 Se = SERDES 35 Br = Block RAM 36 Kr = Kernigan and Richie 37 Rb = Readback 38 Sr = hift Register 39 Y = ??? 40 Zr = ??? 41 Nb = ??? 42 Mo = Module 43 Tc = Timing Closure 44 Ru = ??? 45 Rh = Radiation Hardened 46 Pd = Pipelined Design 47 Ag = QuickSilver (RIP) 48 Cd = Clock Divider 49 In = Intel FlexLogic (RIP) 50 Sn = ??? 51 Sb = ??? 52 Te = Test 53 I = Input 54 Xe = ??? 55 Cs = Constraint 56 Ba = ??? 57 La = Lattice Semiconductor 58 Ce = Clock Enable 59 Pr = Partial Reconfiguration 60 Nd = Node 61 Pm = PALASM 62 Sm = Simulation 63 Eu = Emulation 64 Gd = Good 65 Tb = Terabits Per Second 66 Dy = Dynamic Power 67 Ho = Hold Time 68 Er = Error Correction 69 Tm = Technology Mapping 70 Tb = Yottabyte 71 Lu = Lookup Table 72 Hf = Hierarchical Floorplanning 73 Ta = Tabula 74 W = ??? 75 Re = Reconfigurable Computing 76 Os = Operating System 77 Ir = Input Register 78 Pt = ??? 79 Au = ??? 80 Hg = ??? 81 TI = ??? 82 Pb = PicoBlaze 83 Bi = Bitstream 84 Po = Port 85 At = Atmel 86 Rn = Random 87 Fr = Freeman, Ross 88 Ra = RapidIO 89 Ac = Actel (now Microsemi) 90 Th = Throughput 91 Pa = ??? 92 U = ??? 93 Np = ??? 94 Pu = ??? 95 Am = Ambric (RIP) 96 Cm = Clock Manager 97 Bk = Block 98 Cf = Configuration File 99 Es = ??? 100 Fm = ??? 101 Md = ??? 102 No = ??? 103 Lr = ??? 104 Rf = Register File 105 Db = Double Data Rate 106 Sg = Speed Grade 107 Bh = ??? 108 Hs = ??? 109 Mt = ??? 110 Ds = Digital Signal Processing 111 Rg = Register Any suggestions will be very much appreciated...