所需E币: 4
时间: 2020-1-13 11:02
大小: 174.75KB
CMOS集成电路中电源和地之间的ESD保护电路设计维普资讯http://www.cqvip.com电子产品可靠性与环境试验Oct.2OO4No5CMOS集成电路中电源和地之间的ESD保护电路设计姚维连.孙伟锋.吴建辉(东南大学国家专用集成电路系统丁程技术研究中心,江苏南京210096)摘要:讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在EsD脉冲和正常工作两种情况下的工作进行了模拟验证。结论证明:在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时。该保护电路不会导通,因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路。关键词:互补型金属氧化物集成电路;静电放电;保护电路;电源和地中图分类号:TN432文献标识码:A文章编号:l672―5468(2004)05―0ol2―o4VDD-to-VSSESDprotectioncircuitdesigninCMOSICYAOWei-lian,SUNWei-feng,WUJian-hui(NationalAS……