CMOS集成电路中电源和地之间的ESD保护电路设计维普资讯 http://www.cqvip.com 电 子 产 品 可 靠 性 与 环 境 试 验　 Ｏ ｃ ｔ ． ２ Ｏ Ｏ ４ 　 Ｎ ｏ 　 ５ 　 Ｃ ＭＯ Ｓ 集成 电路 中电源和地之间的 Ｅ Ｓ Ｄ保护电路设计　 姚 维 连 ．孙 伟 锋 ．吴 建辉　 （ 东 南 大 学 国 家 专 用 集 成 电路 系统 丁 程技 术 研 究 中心 ，江 苏 南京 ２ １ ０ ０ ９ ６ ） 　 摘　 要 ：讨论了３种常用的 Ｃ Ｍ Ｏ Ｓ 集成电路电源和地之间的 Ｅ Ｓ Ｄ保护电路，分别介绍了它们的电路结构以 　 及设计考 虑 ，并用 Ｈ ｓ ｐ ｉ ｃ ｅ对 其中利用 晶体管延 时的 电源和地 的保护 电路在 Ｅ ｓ Ｄ脉 冲和正 常工作两 种情况下　 的工作进行 了模 拟验证 。结论证 明 ：在 Ｅ Ｓ Ｄ脉 冲下 ，该保护 电路 的导 通时间为 ３ ８ ０ 　 ｎ ｓ ；在正 常工作时 。该 保　 护 电路不会 导通 ，因此这种利用 晶体管延时的保护 电路 完全可以作为 Ｃ ＭＯ Ｓ集成 电路 电源 和地 之间的 Ｅ Ｓ Ｄ保　 护 电路 。 　 关 键词 ：互补型金属氧化物集成电路；静电放电；保护电路；电源和地　 中图分类号 ：Ｔ Ｎ 　 ４ ３ ２ 　 文献标识码 ：Ａ 　 文章编号 ：ｌ ６ ７ ２ ― ５ ４ ６ ８（ ２ ０ ０ ４ ）０ ５ ― ０ ｏ ｌ ２ ― ｏ ４ 　 ＶＤＤ－ｔ ｏ －ＶＳ Ｓ 　 ＥＳ Ｄ　 ｐ ｒ ｏ ｔ ｅ ｃ ｔ ｉ ｏ ｎ 　 ｃ ｉ ｒ ｃ ｕ ｉ ｔ 　 ｄ ｅ ｓ ｉ ｇ ｎ 　 ｉ ｎ 　 ＣＭ ＯＳ 　 Ｉ Ｃ　 ＹＡＯ　 Ｗｅ ｉ － ｌ ｉ ａ ｎ ，Ｓ ＵＮ 　 Ｗｅ ｉ － ｆ ｅ ｎ ｇ，ＷＵ　 Ｊ ｉ ａ ｎ － ｈ ｕ ｉ 　 （ Ｎ ａ ｔ ｉ ｏ ｎ ａ ｌ 　 Ａ Ｓ ……