标签: dds+pll

DDS+PLL可编程全数字锁相环及其应用・28・遥测遥控2002年11月DDS+PLL可编程全数字锁相环及其应用张灿刘笑宙(中国科学院研究生院北京100039)文摘提出一种采用DDS+PLL可编程全数字锁相环的设计方案,并介绍这种全数字锁相环的工作原理和应用。其中,锁相环采用数字控制频率综合器芯片NCO作为环路振荡器,锁相环路的相位误差调整期望值存放在RAM中,锁相环的工作状态和参数由计算机处理和控制。硬件电路采用大规模集成电路EPLD集成。锁相环路具有快捕、量化精度高、抗干扰性强,任意可编程的特点。主题词全数字锁相环直接数字频率合成器锁相环前言在现代数字通信中,数据传输中一个很重要的问题就是同步问题。而同步系统中的核心技术就是锁相环。锁相环有模拟锁相环、模拟数字混合环、全数字锁相环等。前二种环路都要采用压控振荡器VCO,利用VCO输出本地参考频率。由于VCO采用模拟电路,这将带来元件饱和、直流漂移、非线性等问题。因此,全数字锁相环得到了越来越广泛的应用。本文介绍一种DDS(DirectDigitalSynthesizer)与PLL(PhaseLockedLoop)技术相结合,采用大规模集成电路EPLD芯片实现的全数字锁相环,用这种全数字锁相环实现的PSK解调器码同步器已应用于航天遥测技术中,它具有数字化、高精度、高分辨率、高可靠性、小型化等优点。1全数字化锁相环路的基本组成和原理全数字化锁相环路一般都是采用填充、扣除1～n个脉冲,或者是采取可控置位式DCO(数控振荡器)的方法来调整本地时钟的相位逐步逼近输入信号的相位,最终使环路锁定在输入信号的相位上……