DDS+PLL可编程全数字锁相环及其应用・28・ 遥　测　遥　控 2002 年 11 月 DD S+ PLL 可编程全数字锁相环及其应用 张　灿　刘笑宙 ( 中国科学院研究生院　北京　100039) 文　摘　提出一种采用 DD S+ PLL 可编程全数字锁相环的设计方案, 并介绍这种全数字锁相 环的工作原理和应用。 其中, 锁相环采用数字控制频率综合器芯片 N CO 作为环路振荡器, 锁相环 路的相位误差调整期望值存放在 RAM 中, 锁相环的工作状态和参数由计算机处理和控制。 硬件电 路采用大规模集成电路 EPLD 集成。 锁相环路具有快捕、 量化精度高、 抗干扰性强, 任意可编程的 特点。 主题词　全数字锁相环　直接数字频率合成器　锁相环 前　言 在现代数字通信中, 数据传输中一个很重要的问题就是同步问题。 而同步系统中的核心技 术就是锁相环。锁相环有模拟锁相环、 模拟 数字混合环、 全数字锁相环等。前二种环路都要采 用压控振荡器 V CO , 利用 V CO 输出本地参考频率。 由于 V CO 采用模拟电路, 这将带来元件 饱和、 直流漂移、 非线性等问题。因此, 全数字锁相环得到了越来越广泛的应用。本文介绍一种 DD S (D irect D ig ita l Syn thesizer) 与 PLL ( Pha se L ocked L oop ) 技术相结合, 采用大规模集成电 路 EPLD 芯片实现的全数字锁相环, 用这种全数字锁相环实现的 PSK 解调器 码同步器已应 用于航天遥测技术中, 它具有数字化、 高精度、 高分辨率、 高可靠性、 小型化等优点。 1　全数字化锁相环路的基本组成和原理 全数字化锁相环路一般都是采用填充、 扣除 1 ～ n 个脉冲, 或者是采取可控置位式 DCO ( 数控振荡器) 的方法来调整本地时钟的相位逐步逼近输入信号的相位, 最终使环路锁定在输 入信号的相位上……