标签: 与非

与非门电路的测试1.实验目的：见课本106页12.实验任务：见课本106页23.实验原理：见课本106—109页4.实验电路图（采用的TTL与非门为HD74LS00P型）1.平均延迟时间测试电路示意图实验电路图：(2)电压传输特性的测试电路具体实验电路：五、实验数据整理：1.平均延迟时间测试实验中信号发生器使用TTL输出，输出频率调整为5MHz。测量的数据如下：||4·tPHL(ns)|4·tPLH(ns)|tpd=(4·tPHL+4·tPLH)/8(ns)||测量值|28|27|6.875|示波器显示波形大致如下图：2、电压传输特性实验数据（单位：V）|VOH|VOL|VOFF|VON|VNH|VNL||3.8|0.22|1.76|1.98|0.72|1.36|示波器显示图形如下：六、比较TTL与非门74LS00和CMOSCD4011的性能：由于没有做CMOS与非门的实验，故两个门的比较参考了教材得出：1．CMOS与非门的开关特性比TTL要好，因为CMOS与非门的电压传输曲线比TTL的电压传输特性曲线陡，反应快。2．一般CMOS与非门的平均延迟时间要比TTL与非门的延迟时间要长的……

TTL与非门及其负载特性TTL与非门及其负载特性  (双击自动滚屏)|| TTL与非门[pic]一、逻辑功能：多发射极晶体管T1为输入极，晶体管T2为反相极，晶体管T4、晶体管T5组成的推拉式电路为输出极。由于该电路的输入和输出均为晶体管结构，所以称为三极管—三极管逻辑电路（Transistor-transistorLogic），简称TTL电路。该电路与单个三极管反相器相比，其最大优点是持续速度快（由截止到饱和或由饱和到截止持续快，延迟时间大为缩小）。该电路具有与非运算功能，即[pic]。现对其逻辑功能分析如下：设vcc=5V，输入高电平1，vIH=3.4V，低电平0，vIL=0.2V，pN结开启电压vON=0.7V。（1）两个输入端中有一个为低电平如vIL=0.2V，A=0，则T1发射结导通，vB1=vIL+vON=0.9，这与另一个输入端B的输入状态无关。即无论B=0，1，或悬空都有vB1=0.9V。因为vB1=0.9V，T2、T5就一定截止，T4则导通。为什么?假设T2、T5导通，则T2的基极电流是由T1集电结注入的。T2、T5导通时，T2的基极电位vB2=1.4V，T1的基极电位vB1=vB2＋0.7V=2.1V，这与vB1=0.9V相矛盾。所以，当A=0，vB1=0.9V时，T2、T5一定截止。因为T2截止，T4就可以通过R2获得基极电流而导通。因为A=0（vIL=0.2V）时，T5截止，T4导通，所以输出端为高电平Y=1（vOH为vcc－vDI－vR4－vces4[pic]3.6V）。对该电路的两个输入端A，B，无论为00，01，10还是A=0，B端悬空或A端悬空，B=……

TTL与非门……