标签: 射频电路

射频设计里，为什么是50欧姆？ 50欧姆对射频人来说，是一个最最最常见的阻抗。司空见惯，以至于见怪不怪。为什么是50 欧姆？30欧姆行不行？100欧姆呢？谁定了这个标准？ 今天我们就来聊一聊 50欧姆 的来龙去脉。 做了十多年的射频设计，终于发现，射频电路设计就是一个纠结的过程。对于我这种选择困难综合征的人来说更是如此。这种设计性能更好，那种设计体积更小，另一种设计成本更低。有没有又好又小又便宜的设计呢？我觉得应该有，所以每次都在寻找最佳方案。这种不断纠结的过程可以说贯穿整个项目的研发周期。 50欧姆 也是一个纠结来纠结去的折中。这个折中来自于哪里呢？我们一起看一下。 射频电路设计一个永恒的话题就是功率和功耗。如何传输最大的功率？如何把功耗降到最小？无耗只存在于理想中，有耗才是现实。50 欧姆就是在最大功率和最低损耗的平衡中得到的一个值。 拿我们最常用的同轴电缆做个例子。看一下 50欧姆 是什么样的一个阻抗值？ 上图是同轴线的示意图，有内导体和外导体组成，因为内导体和外导体共轴，所以称作同轴线。同轴线传输的主要模式是 TE M模，高次模除了TEM模的倍频，还有空腔导致的TE、TM模。我们所用到的同轴线都是在TEM模式下工作的，其场分布如下图所示：电场从内导体外表面到外导体内表面，磁场环绕内导体，在长度方向上周期分布。 稳定的工作模式，超级宽的工作带宽，超级低的传输损耗，同轴线在发明之初就得到了广大射频工程师的喜爱。比它的老前辈双线不知好了多少倍。所以在1930年开始，射频工程师们就开始寻找一种最佳的同轴线缆——最高的功率和电压传输，最低的损耗。可是研究越深入，工程师们愈发现，这种最好似乎不可能实现。为什么呢？ 首先，最大的功率容量对应的阻抗是30欧姆，而最大的电压对应的阻抗是60欧姆。这两者就差了很多大。如下图所示 更为重要的是，最小损耗对应的特征阻抗更高，是77欧姆。 这三者相差甚远。不信的话，你阻抗匹配试试，看看回波变化有多大？这和50欧姆也没什么关系啊。折中就在这里啦。工程师喜欢平均，最大功率阻抗和最低损耗阻抗的算术平均是53.5欧姆，是不是接近50啦？ 还有一个几何平均是48欧姆。就是说，48欧姆到53欧姆这个阻抗范围，射频工程师都是可以接受的，不会影响太多的功率容量和信号损失。因此呢，50欧姆这个值就诞生了。慢慢成为了射频设计的一个标准值。 这就是50欧姆的由来。当然在一些特定场合，75欧姆和30欧姆也会用到的。 定这个阻抗标准有什么好处呢？ 除了上文所说到的功率和损耗的折中，更重要的是，50欧姆是射频器件的一个端口标准。一个射频系统由很多个 射频模块 组成，而我们在设计单个射频模块时，只要把端口设置成50欧姆，这样系统集成的时候，端口就很容易实现匹配，不至于驴头不对马嘴，单个模块天下无敌，合到一起烂到掉渣。 当然这也只是理想情况，实际电路设计中我们很难做到完全50欧姆。比如我们端口回波损耗有时候只能做到10dB。但是记住，这个10dB的回波，只是针对端口阻抗50欧姆来说的，换个阻抗，性能变化很大。这个50欧姆端口阻抗就是我们 测试线 口的阻抗，所以测试前，要进行校准，确保测试线口是50欧姆。 对于同轴线，有几个重要的参数公式需要牢记。 1，阻抗公式 其中，b是外导体半径，a是内导体半径。 对于空气同轴线，50欧姆对应的内外导体半径比是2.302. 这个值建议牢记心中，因为会经常用到。而75欧姆对应的内外导体半径比是3.5. 这个在 滤波器 设计中比较常用。 买电子元器件现货上唯样商城 外导体越粗，阻抗越高，内导体越粗，阻抗越小。这个在糖葫芦低通里面特别明显，如下图所示，它的高低阻抗就是靠改变内导体的粗细来实现的。 2，截止频率公式 这个截止频率就是同轴线中工作的最低高次模频率。我们上文说过了，同轴线可以在很宽的频带内只传输TEM模，第一个高次模 TE11模的截止频率和内外半径成反比，如上文公式。对于一个特征阻抗为50欧姆的同轴传输线，D和d的关系就定下来了。很直观的可以看出来，同轴线的直径越大，截止频率越低。填充的介质介电常数越高，截止频率越低。这个在线缆、 接头 选择上尤为重要。通常线缆和接头的截止频率要低于这个理想的截止频率，通常为90%左右。 下图给出了常用射频接头和线缆的工作频率。 参考阅读资料 1. https://www.arworld.us/resources/Guide-to-RF-Coaxial-Connectors-and-Cables.asp 2. https://www.translatorscafe.com/unit-converter/uz-Latn-UZ/calculator/coaxial-cable/ 3. https://www.rfcafe.com/references/electrical/coax.htm 4. https://www.microwaves101.com/encyclopedias/coax-loss-calculations 5. https://resources.altium.com/p/mysterious-50-ohm-impedance-where-it-came-and-why-we-use-it 6. https://www.allaboutcircuits.com/textbook/radio-frequency-analysis-design/real-life-rf-signals/the-50-question-impedance-matching-in-rf-design/ 来源：射频学堂 ，作者：RF小木匠

如何计算射频串联器件的噪声指数 噪声指数是用来衡量某一电子器件的噪声性能，它定义为 信号在进入这一器件前和从该器件输出后的载噪比变化的倍数 。射频电子元器件在信号处理过程中会将其本身所具有的热噪声附加到信号上。 假定输入信号的噪声温度为 290K 的环境室温，那么我们可以从噪声指数上定义出发，很容易得到器件的噪声指数 F 与其噪声温度的 T 之间的关系式：F=1+T/290,T=290*(F-1)。 噪声指数 F 是一个没有单位的标量，其值经常表达为分贝的形式。由于噪声指数属于一个元器件的固有特性，因而滤波器、放大器等射频元器件通常标出其运行时的噪声指数值。 除 噪声指数 F 和噪声温度 T 外，射频元器件的另一个重要性能指数是其功率放大倍数，或者称为增益（最典型的是 LNA ，我到现在还没搞懂， LNA 是功率放大，功率放大的倍数却称为增益）。对于电缆线等无源器件，它们的增益 G 小于 1 ，或者说它们的损耗 L 大于 1 。一个器件的增益 G 与损耗 L 互为倒数，即L=1/G。 实际我们生活中同轴电缆损耗与电缆线的长度成正比，并且越粗的电缆线通常具有越低的损耗。不难证明， 无源器件的噪声指数 F 等于其损耗 L ，于是它的噪声温度 T 也可以表达成 T=290*(L-1) 。     对于整个接收系统而言，它的噪声温度自然取决于系统中各部分器件的噪声性能。在如下图所示的一个由多个器件串联而成的接收系统中，它的射频前端分别由天线、电缆和随后的三级器件串联而成。     其中 Ta 代表天际背景噪声、太阳辐射、和地面反射等外界进入接收天线的噪声温度。 从天线到器件 1 之间的电缆损耗为 L 。 电缆之后的第 i 级器件的噪声温度与增益分别为 Ti 和 Gi 。 我们希望计算出这一部分接收系统的总的噪声性能。 不做任何正式推导，我们直接给出电缆线之后的三级串联器件的总噪声温度折换成在点 B 处的等效噪声温度 Tt 的计算公式： 。此为富莱斯公式，他可以轻易推倒到计算一个任意级串联系统的噪声温度。 上式表明，一个串联器件系统中的首级器件的噪声温度性能尤为重要，它的噪声会主导整个串联器件系统的噪声温度，而后面几级的噪声温度经折算后被缩小，缩小的倍数等于其前面几级器件的增益之积 。 我们接着从 A 点向后方观察，等效于电缆线与等效噪声温度为 Tt 的组合器件串联在一起，折算到 A 点的等效噪声温度 Tr 为 那么折算到 A 点的总的噪声温度T = Ta+Tr。需要提醒的是，尽管器件的增益、损耗和噪声指数等参量值经常以分贝的形式出现，但带入上面一系列计算公式的值应该是一般意义上的数值，而不是分贝值。 GPS 接收机的整个信号的接收系统的噪声温度与天际背景噪声、天线噪声、线路损耗、 环境温度 和 射频前端噪声 等有关，其中后两者占据主导地位。 例：在 GPS 接收机中，紧跟天线的之后依次是低噪声放大器（ LNA ）、电缆线和射频前端芯片，其中 LNA 的噪声指数 1.5dB ，增益 20dB ，电缆线损耗 1dB ，而整个射频前端芯片的噪声指数为 9dB 。试求此接收系统的在天线之后的各部分器件的总噪声指数？ 即噪声指数为 ，可见前级噪声对整个系统噪声影响巨大 。 实际在工作中我们会用噪声仪直接测量出我们系统的噪声指数，不会用到上面繁琐数学公式。

射频电路PCB设计   　随着通信技术的发展，手持无线射频电路技术运用越来越广，如：无线寻呼机、手机、无线PDA等，其中的射频电路的性能指标直接影响整个产品的质量。这些掌上产品的一个最大特点就是小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。电磁干扰信号如果处理不当，可能造成整个电路系统的无法正常工作，因此，如何防止和抑制电磁干扰，提高电磁兼容性，就成为设计射频电路PCB时的一个非常重要的课题。同一电路，不同的 PCB设计 结构，其性能指标会相差很大。本讨论采用Protel99 SE软件进行掌上产品的射频电路PCB设计时，如果最大限度地实现电路的性能指标，以达到电磁兼容要求。 1 板材的选择         印刷电路板的基材包括有机类与无机类两大类。基材中最重要的性能是介电常数εr、耗散因子（或称介质损耗）tanδ、热膨胀系数CET和吸湿率。其中εr影响电路阻抗及信号传输速率。对于高频电路，介电常数公差是首要考虑的更关键因素，应选择介电常数公差小的基材。 2 PCB设计流程         由于Protel99 SE软件的使用与Protel 98等软件不同，因此，首先简要讨论采用Protel99 SE软件进行PCB设计的流程。         ①由于Protel99     SE采用的是工程（PROJECT）数据库模式管理，在Windows 99下是隐含的，所以应先键立1个数据库文件用于管理所设计的电路原理图与PCB版图。     　　②原理图的设计。为了可以实现网络连接，在进行原理设计之间，所用到的元器件都必须在元器件库中存在，否则，应在SCHLIB中做出所需的元器件并存入库文件中。然后，只需从元器件库中调用所需的元器件，并根据所设计的电路图进行连接即可。     　　③原理图设计完成后，可形成一个网络表以备进行PCB设计时使用。     　　④PCB的设计。     　　a.PCB外形及尺寸的确定。根据所设计的PCB在产品的位置、空间的大小、形状以及与其它部件的配合来确定PCB的外形与尺寸。在MECHANICAL LAYER层用PLACE TRACK命令画出PCB的外形。     　　b.根据SMT的要求，在PCB上制作定位孔、视眼、参考点等。     　　c.元器件的制作。假如需要使用一些元器件库中不存在的特殊元器件，则在布局之前需先进行元器件的制作。在Protel99 SE中制作元器件的过程比较简单，选择“DESIGN”菜单中的“MAKE LIBRARY”命令后就进入了元器件制作窗口，再选择“TOOL”菜单中的“NEW COMPONENT”命令就可以进行元器件的设计。这时只需根据实际元器件的形状、大小等在TOP LAYER层以PLACE PAD等命令在一定的位置画出相应的焊盘并编辑成所需的焊盘（包括焊盘形状、大小、内径尺寸及角度等，另外还应标出焊盘相应的引脚名），然后以PLACE TRACK命令在TOP OVERLAYER层中画出元器件的最大外形，取一个元器件名存入元器件库中即可。     　　d.元器件制作完成后，进行布局及布线，这两部分在下面具体进行讨论。     　　e.以上过程完成后必须进行检查。这一方面包括电路原理的检查，另一方面还必须检查相互间的匹配及装配问题。电路原理的检查可以人工检查，也可以采用网络自动检查（原理图形成的网络与PCB形成的网络进行比较即可）。     　　f.检查无误后，对文件进行存档、输出。在Protel99 SE中必须使用“FILE”选项中的“EXPORT”命令，把文件存放到指定的路径与文件中（“IMPORT”命令则是把某一文件调入到Protel99 SE中）。注：在Protel99 SE中“FILE”选项中的“SAVE COPY AS…”命令执行后，所选取的文件名在Windows 98中是不可见的，所以在资源管理器中是看不到该文件的。这与Protel 98中的“SAVE AS…”功能不完全一样。 3 元器件的布局     　　由于SMT一般采用红外炉热流焊来实现元器件的焊接，因而元器件的布局影响到焊点的质量，进而影响到产品的成品率。而对于射频电路PCB设计而言，电磁兼容性要求每个电路模块尽量不产生电磁辐射，并且具有一定的抗电磁干扰能力，因此，元器件的布局还直接影响到电路本身的干扰及抗干扰能力，这也直接关系到所设计电路的性能。因此，在进行射频电路PCB设计时除了要考虑普通PCB设计时的布局外，主要还须考虑如何减小射频电路中各部分之间相互干扰、如何减小电路本身对其它电路的干扰以及电路本身的抗干扰能力。根据经验，对于射频电路效果的好坏不仅取决于射频电路板本身的性能指标，很大部分还取决于与CPU处理板间的相互影响，因此，在进行PCB设计时，合理布局显得尤为重要。     　　布局总原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象；根据经验元器件间最少要有0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。对于双面板一般应设计一面为SMD及SMC元件，另一面则为分立元件。     　　布局中应注意：     　　*首先确定与其它PCB板或系统的接口元器件在PCB板上的位置，必须注意接口元器件间的配合问题（如元器件的方向等）。     　　*因为掌上用品的体积都很小，元器件间排列很紧凑，因此对于体积较大的元器件，必须优先考虑，确定出相应位置，并考虑相互间的配合问题。     　　*认真分析电路结构，对电路进行分块处理（如高频放大电路、混频电路及解调电路等），尽可能将强电信号和弱电信号分开，将数字 信号电路和模拟信号电路分开，完成同一功能的电路应尽量安排在一定的范围之内，从而减小信号环路面积；各部分电路的滤波网络必须就近连接，这样不仅可以减小辐射，而且可以减少被干扰的几率，根据电路的抗干扰能力。    　　*根据单元电路在使用中对电磁兼容性敏感程度不同进行分组。对于电路中易受干扰部分的元器件在布局时还应尽量避开干扰源（比如来自数据处理板上CPU的干扰等）。 4 布线     　　在基本完成元器件的布局后，就可开始布线了。布线的基本原则为：在组装密度许可情况下后，尽量选用低密度布线设计，并且信号走线尽量粗细一致，有利于阻抗匹配。     　　对于射频电路，信号线的走向、宽度、线间距的不合理设计，可能造成信号信号传输线之间的交叉干扰；另外，系统电源自身还存在噪声干扰，所以在设计射频电路PCB时一定要综合考虑，合理布线。     　　布线时，所有走线应远离PCB板的边框（2mm左右），以免PCB板制作时造成断线或有断线的隐患。电源线要尽中能宽，以减少环路电阻，同时，使电源线、地线的走向和数据传递的方向一致，以提高抗干扰能力；所布信号线应尽可能短，并尽量减少过孔数目；各元器件间的连线越短越好，以减少分布参数和相互间的电磁干扰；对于不相容的信号线应量相互远离，而且尽量避免平行走线，而在正向两面的信号线应用互垂直；布线时在需要拐角的地址方应以135°角为宜，避免拐直角。 布线时与焊盘直接相连的线条不宜太宽，走线应尽量离开不相连的元器件，以免短路；过孔不腚画在元器件上，且应尽量远离不相连的元器件，以免在生产中出现虚焊、连焊、短路等现象。     　　在射频电路PCB设计中，电源线和地线的正确布线显得尤其重要，合理的设计是克服电磁干扰的最重要的手段。PCB上相当多的干扰源是通过电源和地线产生的，其中地线引起的噪声干扰最大。     　　地线容易形成电磁干扰的主要原因于地线存在阻抗。当有电流流过地线时，就会在地线上产生电压，从而产生地线环路电流，形成地线的环路干扰。当多个电路共用一段地线时，就会形成公共阻抗耦合，从而产生所谓的地线噪声。因此，在对射频电路PCB的地线进行布线时应该做到：     　　*首先，对电路进行分块处理，射频电路基本上可分成高频放大、混频、解调、本振等部分，要为各个电路模块提供一个公共电位参考点即各模块电路各自的地线，这样信号就可以在不同的电路模块之间传输。然后，汇总于射频电路PCB接入地线的地方，即汇总于总地线。由于只存在一个参考点，因此没有公共阻抗耦合存在，从而也就没有相互干扰问题。     　　*数字区与模拟区尽可能地线进行隔离，并且数字地与模拟地要分离，最后接于电源地。     　　*在各部分电路内部的地线也要注意单点接地原则，尽量减小信号环路面积，并与相应的滤波电路的地址就近相接。     　　*在空间允许的情况下，各模块之间最好能以地线进行隔离，防止相互之间的信号耦合效应。 5 结论     　　射频电路PCB设计的关键在于如何减少辐射能力以及如何提高抗干扰能力，合理的布局与布线是设计射频电路PCB的保证。文中所述方法有利于提高射频电路PCB设计的可靠性，解决好电磁干扰问题，进而达到电磁兼容的目的。