原创 基于Verilog HDL的数字系统设计入门教程（CPLD篇）——第二天

今天的主要学习目标：

教程下载：

http://www.5ifpga.com/viewthread.php?tid=120

后记
      自本教程开始撰写之后，推出了第一个部分，今天终于完成了第二部分的内容。从硬件方面并没有讲解新的内容，只是就LED展开进行应用，中间穿插了一个重要的知识要点，就是使用MAX II内部的振荡器作为系统的时钟输入信号。
      我觉得更多的时候是需要去动手练，而不是照着做。所以希望大家在看我写的这个系列的教程的时候，先不要去研究源代码，而是根据实验的要求，自己先编写一个代码出来，如果出现编不出来的情况再参考文档中的代码。
      这个“第二天”的教程距离上一个已经隔了非常长的时间，一个是由于我比较忙，另外一个很重要的原因是我在编写的过程中还在思考，应该怎么才能把实际应用技巧讲好讲明白，并能系统地讲解Verilog的知识要点。不过从现在的情况看来，我只能完成一个部分的工作，也就是首先教会大家使用基于我制作的EDA/MCU实验扩展板的硬件方面的应用，对于语法和一些思想，只能偶尔穿插在里面，不能系统的讲解。这点是我能力的问题，希望通过这个系列的教程结束之后，重新回过头来再思考一下，如何把语法知识和编程思想加进来，出一个“改良版”的教程。
      至于这个系列的教程，将会用“多少天”（教程是按照天来划分的）才能结束，我现在也把握不好，论坛上的汇总贴里面预计的是16天。但是我估计16天的教程（也就是16篇教程）非常有可能讲不完所有的应用，因为其中会穿插着几个模块之间一起设计一个系统的应用的情况。此外，还有可能会在其中增加很多针对CPLD或者FPGA的内容，所以现在就只能计划了那么多天。
      什么时候开始FPGA的教程？这个问题也是比较困扰我的，因为实在精力有限。本来是准备将CPLD和FPGA弄在一起，但是两者有自己独立硬件特点，比如MAX II的CPLD有UFM，FPGA里面有PLL，两者的配置模式也不太一样。希望的是在前面几个教程中分别能把这些不同点讲解一下，后面的就可以通用了。不过在硬件原理部分，代码部分基本都还是可以通用的，所以使用FPGA的同学也可以使用教程中的实验原理和代码。