在顶层定义
wire [7:0] data;
在其中2个模块中定义
inout[7:0] data;
原本的意思是想可读可写，可惜编译不过，只好
output[7:0] data_r;
input [7:0] data_w;
- 上一篇： K9F1208的读写、擦除
- 下一篇： Modelsim se 6.1f 的**方法
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论