最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
esad0
文章：334 阅读：822448 评论：54 赞：3033
语音 和网络的产品做的比较多
好友 私信 个人主页

原创 纪念第一个VHDL代码，纪念第一个用 TESTBENCH 仿真

2012-6-7 09:10 1229 12 12 分类: FPGA/CPLD
 
2.jpg

一个用Testbench 仿真，只写了个CLK 和 RST_N,一个用波形图仿真。

1.jpg

仿真
写原创有奖励！2024面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
esad0
文章：334 阅读：822448 评论：54 赞：3033
语音 和网络的产品做的比较多
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
12
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文