原创 使用TimeQuest给SOPC工程添加约束

2008-4-2 13:30 3527 9 10 分类: FPGA/CPLD

使用TimeQuestSOPC工程添加约束


逻辑动力工作室 www.logicpower.cn


FPGA设计复杂度的提高和I/O端口数量的增长驱使Altera开发了新的时序分析工具TimeQuestTimeQuest时序分析工具简化了时序分析和添加时序约束的过程,使得Quartus用于时序分析的时间更短,FPGA设计实现的性能更高。Timequest提供了一套完整的图形用户界面并支持Synopsys 时序约束(SDC)脚本。TimeQuestStratix IIICyclone III设计的默认时序分析工具。对以后新推出的器件也是默认的时序分析工具。对于那些没有使用高性能外部存贮器接口和LVDS支持的Cyclone III的设计,以及前几代器件的设计,Quartus II软件仍然保留了经典时序分析工具TAN。...


阅读全文...

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

lg05128018_230568758 2009-4-29 13:50

也在搞这个有参考资料就好

ash_riple_768180695 2008-4-3 14:18

服了,写得真好
相关推荐阅读
用户1044047 2007-01-02 17:26
SOPC中的地址对齐
SOPC中的地址对齐逻辑动力工作室 www.logicpower.cn首先要明确的一点是地址对齐的方式是对Avalon slave 来说的,Avalon master无所谓地址对齐的方式,也没有这个选...
用户1044047 2006-10-02 17:14
SOPC系统中SDRAM控制器的时序分析
Nios II系统中使用SDRAM逻辑动力工作室 www.logicpower.cnSDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟,可以保证S...
用户1044047 2006-10-02 16:37
Nios II的Boot过程分析
Nios II的Boot过程分析逻辑动力工作室 www.logicpower.cnNios II 的boot过程要经历两个过程。1.         FPGA器件本身的配置过程。FPGA器件在外部配置...
我要评论
1
9
关闭 站长推荐上一条 /2 下一条